前回に引き続き「アナデバ社(ADI社）のWeb記事『StudentZone』を初回からすべて読む」は2020年8月号で止まってます。今回は前回SPICEをかけ切れなかった回路構成をSPICEしてます。こんな進捗じゃ、何時になったらリアルタイムになるのか？まあ、アナログ素人はゆっくり行きます。サボっているだけにも見えるが、自分。
まず参照させていただいておりますアナデバ様の記事へのリンクが以下に。
今回、前回積み残しの回路３つをSPICEかけて眺めてまいりたいと思いますが、ちと眺め方を勝手に変えてしまいました。私は滅多にやらないDC解析であります。カレントミラーの片側の電源電源を「掃引」したときに、それぞれのトランジスタが引く電流の微妙な差異を眺めてみようという素人考え。現物ならデバイス毎のバラツキが大きく影響する筈の2N3904も、シミュレータ上では綺麗に特性がそろっているので、回路形式毎の差異だけが見えるのではないかと。ホントか？怪しいぞ？
まずは原理回路の復習
前回やった原理回路について復習をかねてDC解析かけてみます。
当然ながら、R1とR2を流れる電流はほぼほぼ一致しております。が、微妙な差異が見えまする。以下のグラフの中盤はR2を流れる方が微妙に大きく、後半はR1の方が微妙にデカイように見えます。
中盤を拡大したものが以下に。
後半を拡大したものが以下に。
今回は（今回も）考察もせず先を急ぎますぞ。
ベース電流を補償したカレント・ミラー
今回最初の回路形式は、ミラーになってる両トランジスタへのベース電流を別経路から与える以下です。
ベース電流の元がトランジスタを通って来ているので、流れ始めの電圧がちょっと高め（トランジスタ２個分）になっているみたい。その後はというと、最初と最後は合っているけれど、中盤に微妙に差異が見えます。
中盤を拡大すると以下のような感じ。
ウイルソン・カレント・ミラー
発明者のお名前のついた形式がこちら。
やはり流れ始めの電圧は、トランジスタ２個分でちと高め。その後、序盤から中盤はかなり重なっているけれども、最後のところが惜しい？
差異が見えるあたりの拡大が下に。
ウィドラー・カレント・ミラー
出力側についている抵抗R3は調整用の可変抵抗です。以前の回で「習った」エミッタ・ディジェネレーションってやつ。
可変抵抗の値を変化させるとどんな特性になるのかシミュレーション上で示したかったです。確かSPICEには、パラメータを振る機能あったよねという朧気な記憶。調べたら以下のページに立派な日本語解説記事がありました。流石、半導体商社でも大手の Macnica 殿であります。
LTspiceを使ってみよう -「.step」でパラメータを変化させてみよう
なお、細かいTIPSですが、パラメータで抵抗値の X に０になる値を与えるとエラーになりました。０は避けて設定しないとならないようです。
R3の抵抗を0.1Ωから２Ωまで0.2Ω刻みに振ったものが以下です。抵抗が大きくなるほど下に下がっていきます。いろいろできそー。ホントか。
適当なSPICEシミュレーションでお茶を濁してしまいました。次回こそ、実機使って2N3904のバラツキなどしみじみと味合わなくては。