◎回路技術
◆インタフェース
＿◇ＴＴＬ
┌─────┬──────┬──────────┐
│ＴＴＬ │ １ │ ０ │
│論理レベル├──┬───┼───┬──────┤
│ │電圧│電流 │電圧 │電流 │
│入力電圧 │Ｖ │μＡ │Ｖ │ｍＡ │
│入力電流 │最小│最大 │最大 │最大 │
├─────┼──┼───┼───┼──────┤
│７４ │２ │４０ │０．８│－１．６ │
├─────┼──┼───┼───┼──────┤
│７４Ｈ │２ │５０ │０．８│－２ │
├─────┼──┼───┼───┼──────┤
│７４Ｌ │２ │１０ │０．７│－０．１８ │
├─────┼──┼───┼───┼──────┤
│７４ＬＳ │２ │２０ │０．８│－０．４ │
├─────┼──┼───┼───┼──────┤
│７４Ｓ │２ │５０ │０．８│－２ │
├─────┼──┼───┼───┼──────┤
│７４ＡＬＳ│２ │２０ │０．８│－０．２ │
├─────┼──┼───┼───┼──────┤
│７４ＡＳ │２ │２００│０．８│－２ │
├─────┼──┼───┼───┼──────┤
│ │ │ │ │ │
└─────┴──┴───┴───┴──────┘
①ＴＴＬの入力ピンを０に保つためには、入力ピンからの吐き出し電流を吸い込んでも０．８Ｖ以下を保てないとならない。よって供給側回路の内部抵抗の最悪値は
標準５００Ω以下
ＬＳ２ＫΩ以下
ＡＬＳ４ＫΩ以下
となる。実際にはこの半分以下が望ましい。
②論理レベル１を供給する場合は、吸い込み電流を流しだしても２Ｖ以下にならなければよい。５Ｖ以上の電圧を供給すると破損する恐れがある。
＿◇アナログ～ＴＴＬインタフェース回路
①コンパレータ
┌──┐
┌┤Ｒ３├┬─５Ｖ
│└──┘│
│ ┌──┴┐
○─┬──┼─┤３２４│ ┌───┐
Ｅ┌┴┐ │ │ ├─┤ＴＴＬ│
○│Ｒ│ ├─┤ │ │ ├─
││１│┌┴┐└──┬┘ │ │
│└┬┘│Ｒ│ │ ─┤ │
│ │ │２│ │ └───┘
│ │ └┬┘ │
┴─┴──┴────┴─ＧＮＤ
Ｒ１＝１０ｋ
Ｒ２＝２２ｋ
Ｒ３＝２２ｋ
※２．５Ｖをスレッショルドとして、Ｅ＞２．５Ｖで０、他で１出力。
②シュミット
┌──┐
┌┤Ｒ３├─┬──┬────５Ｖ
│└──┘ │ ┌┴─┐
│ ┌──┴┐│Ｒ５│
○─┬──┼──┤３１１│└┬─┘ ┌───┐
Ｅ┌┴┐ │ │ ├─┴─┬──┤ＴＴＬ│
○│Ｒ│ ├─┬┤ │ │ │ ├─
││１│┌┴┐│└┬─┬┘ │ │ │
│└┬┘│Ｒ││ │ │┌──┐│ ─┤ │
│ │ │２│└─┼─┼┤Ｒ４├┘ └───┘
│ │ └┬┘ │ │└──┘
┴─┴──┴───┴─┴─ＧＮＤ
Ｒ１＝１０ｋ
Ｒ２＝２２ｋ
Ｒ３＝２２ｋ
Ｒ４＝６８ｋ
Ｒ５＝１ｋ
※スレッショルドはＥｈとＥｌ Ｅ＞Ｅｈで０、Ｅ＜Ｅｌで１
＿◇ＣＭＯＳ
①論理レベルの１と０が対称的
②電源電圧ＶＤＤが変化するとそれにスライドしてＶＤＤに対する一定比率で論理レベルが定まる
③入力ピンにはほとんど電流が流れず、見かけ上５～７ｐＦ／ピン程度の小容量のコンデンサと等価
※入力ピンに論理レベルを供給する場合の注意
CMOSの入力ピンにはＤＣ的にはほとんど電流が流れないが、周波数が高ければ充放電電流が無視できなくなる。
※出力ピンから論理レベルをもらう場合の注意
＿◇アナログ～ＣＭＯＳインタフェース回路
①ツェナーダイオードでＣＭＯＳ論理レベルにあわせる
アナログ入力をコンパレータで方形波に整形（この時点では０を中心に
±Ｅｓの方形波）
＋方向はツェナー電圧Ｅｚで制限
－方向はＺＤの順方向電圧降下（約0.6V)により-0.6Vまで
Ｖ＋
│ ┌────┐
┌┴─┐ ──┤ │
┌┤－ │┌──┐ │ＣＭＯＳ├─
││ Ａ├┤Ｒ１├──┬──┬─┤ │
○─┼┤＋ │└──┘↑ │ │ └────┘
Ｅｉ│└┬─┘ │┌┴┐┌┴┐
○ │ │ Ｅｚ││Ｚ││Ｒ│
│ │ Ｖ－ ││Ｄ││２│
│ │ ↓└┬┘└┬┘
┴─┴─ ───┴──┴─
Ｒ１＝４．７ｋ
Ｒ２＝４７ｋ
ＶＤＤ≧Ｅｚ＞(2/3)VDD
②ダイオードリミッタでＣＭＯＳ論理レベルにあわせる
─┬─ＶＤＤ
Ｖ＋ ┌┴┐
│ │Ｄ│ ┌────┐
┌┴─┐ │１│ ──┤ │
┌┤－ │┌──┐ └┬┘ │ＣＭＯＳ├─
││ Ａ├┤Ｒ１├──┼──┬─┤ │
○─┼┤＋ │└──┘↑ │ │ └────┘
Ｅｉ│└┬─┘ │┌┴┐┌┴┐
○ │ │ Ｖｄ││Ｄ││Ｒ│
│ │ Ｖ－ ││２││２│
│ │ ↓└┬┘└┬┘
┴─┴─ ───┴──┴─
Ｒ１＝２２ｋ
Ｒ２＝２２０ｋ
Ｄ１，Ｄ２＝ＩＳ１５８８
ＶｄがＶＤＤより＋、ＧＮＤより－それぞれでダイオードが導通するので、
順方向電圧降下分VDD+0.6～GND-0.6に制限される。
＿◇トランジスタを使ったインタフェース
Ｅｉはアナログコンパレータの方形波出力＋Es~-Es
①反転出力
┬ＶＣＣ／ＶＤＤ
┌┴┐
│Ｒ│
│３│┌────┐
┌──┐ └┬┘│ＣＭＯＳ│
┌┤Ｃ１├┐ │ │ ｏｒ │
│└──┘│ ─┴─┤ＴＴＬ ├→
│┌──┐│ ┃│／ └────┘
○┴┤Ｒ１├┼──┬─┨│Ｑ
Ｅｉ└──┘│ ↑ ┃│＼
○ ┌┴┐┌┴┐ ＞│
│ │Ｒ││Ｄ│ │
│ │２││１│ │
│ └┬┘└┬┘ │
┴ ┴ ┴ ┴
Ｃ１：３３ｐ(高速動作時のスピードアップ用）
Ｒ１：２２ｋ
Ｒ２：６．８ｋ
Ｒ３：３．３ｋ
Ｄ１：１Ｓ１８５５
Ｑ：２ＳＣ１８１５
※入力が５Ｖを超えるとベース電流大きくなり、コレクタ電流飽和し出力ほぼ０Ｖとなる。入力が－５Ｖを下回ると、Ｄ１がバイパスしＱには電流が流れず出力はＶＣＣ（ＶＤＤ）となる。
②非反転出力
┬────┬ＶＣＣ／ＶＤＤ
┌┴┐ ┌┴┐
│Ｒ│ │Ｒ│
│２│ │３│┌────┐
┌──┐ └┬┘ └┬┘│ＣＭＯＳ│
┌┤Ｃ１├────┤ │ │ ｏｒ │
│└──┘ │ ─┴─┤ＴＴＬ ├→
│┌──┐┌──┐│┃│＜ └────┘
○┴┤Ｒ１├┤Ｄ１├┴┨│Ｑ
Ｅｉ└──┘└──┘ ┃│＼
○ │
│ │
│ │
│ │
┴ ┴
Ｃ１：３３ｐ(高速動作時のスピードアップ用）
Ｒ１：２２ｋ
Ｒ２：３３ｋ
Ｒ３：３．３ｋ
Ｄ１：１Ｓ１５８８
Ｑ：２ＳＡ１０１５
※入力が＋のときはベース電流ながれずＱには電流が流れず出力はＶＣＣ（ＶＤＤ）となる。入力が－５Ｖを下回ると、Ｄ１経由してベース電流流れるので、コレクタ電流飽和し出力ほぼ０Ｖとなる。
＿◇フォトカプラを使ったインタフェース
フォトカプラは、入力側（ＬＥＤ）と出力側（受光素子）とを電気的に完全に分離できる。
①入力側はホトカプラのＬＥＤを十分に発光させる条件を考えること
②出力側は受光素子によって引き続く回路の入力ピンが完全に制御されるように考慮すること
※一般にＬＥＤは順方向電圧降下約２Ｖ、順方向電流３～１０ｍＡで十分に発光する。よって、オペアンプ出力でドライブする場合には電源とＬＥＤの間に電流制限抵抗を直列に挿入すればよい。
①非反転インタフェース
＋１２Ｖ ┬＋５Ｖ
┬ ┌──┐ ┌──┐ │
├──┤Ｒ１│ │Ｒ２├┬┘
│ └┬─┘ └┬─┘│ ┌────┐
│ │ │ └─┤ＣＭＯＳ├→
│ ┌┴──┐ ┌┴─┐ │ ＯＲ │
┌┴─┐│ＬＥＤ│→│Ｔ │ │ＴＴＬ │
─┤－Ａ│└┬──┘ └┬─┘ └────┘
─┤＋ ├─┘ │
└┬─┘ │
┴ ┴
－１２Ｖ ＧＮＤ
Ｒ１：３．３ｋ（電流制限抵抗）
Ｒ２：１０ｋ
Ｔ：ホトトランジスタ（ホトカプラとしてはＴＬＰ５０３）
②反転インタフェース
＋１２Ｖ ┬＋５Ｖ
┬ ┌──┐ │
├──┤Ｒ１│ │
│ └┬─┘ │
│ │ │
│ ┌┴──┐ ┌┴─┐ ┌────┐
┌┴─┐│ＬＥＤ│→│Ｔ │ │ＣＭＯＳ│
─┤－Ａ│└┬──┘ └┬─┘ │ ＯＲ │
─┤＋ ├─┘ ├────┤ＴＴＬ ├→
└┬─┘ ┌┴─┐ └────┘
│ │Ｒ２│
│ └┬─┘
┴ ┴
－１２Ｖ ＧＮＤ
Ｒ１：３．３ｋ（電流制限抵抗）
Ｒ２：ＴＴＬ８２０Ω、ＣＭＯＳ１０ｋ
Ｔ：ホトカプラ（ＴＬＰ５０３）のホトトランジスタ部
＿◇アナログスイッチ
アナログ信号を、電圧・電流条件に影響を与えず、そのままＯＮ／ＯＦＦ制御することのできるスイッチのことをアナログスイッチという。
※最も簡単なアナログスイッチは機械接点である。
※デジタルスイッチは、入力側の論理レベルと出力側の論理レベルとが必ずしも同じ電圧であるとは限らない。
①ダイオードスイッチ
┌──┐ ┌──┐ ┌──┐ ┌──┐
○─┤Ｃ１├┬┤Ｄ１＜┬＞Ｄ２├┬┤Ｃ２├─○
ＥＩ└──┘│└──┘│└──┘│└──┘ＥＯ
┌┴┐ ┌┴┐ ┌┴┐
○ │Ｒ│ │Ｒ│ │Ｒ│ ○
│ │１│ │２│ │３│ │
│ └┬┘ └┬┘ └┬┘ │
│ │ ○ │ │
│ │ ＥＣ │ │
│ │ ○ │ │
┴ ┴ ┴ ┴ ┴
ＥＣ：＋１０Ｖ（ＯＮ）～－１０Ｖ（ＯＦＦ）
Ｃ１，Ｃ２：２２μＦ
Ｄ１，Ｄ２：１Ｓ１５８８
Ｒ１，Ｒ３：６００Ω
Ｒ２：１ｋΩ
※ＥＣに十分な電圧（例では１０Ｖ）を与えると
Ｄ１，Ｄ２に順方向電流が流れ、ダイオードが低抵抗と同じ状態となる。ＥＩに加えられる電圧がＲ１の抵抗の両端に生ずる直流電圧以下の振幅ならば、出力側に伝達される。
②ＦＥＴを使ったアナログスイッチ
ＦＥＴ
○─┬──┐ ┌───○
ＥＩ│ Ｓ│ │Ｄ ＥＯ
┌┴┐ ┼──┴
○│Ｒ│ ↑Ｇ ○
││ ├─┤ │
│└─┘┌Ｖ┐ │
│ │Ｄ│ │
│ └┬┘ │
│ ○ │
│ ＥＣ │
│ ○ │
┴ ┴ ┴
ＥＣ：＋１０Ｖ（ＯＮ）～－１０Ｖ（ＯＦＦ）
ＦＥＴ：２ＳＫ３０Ａ
Ｒ：１Ｍ
Ｄ：１Ｓ１５８８
※ＦＥＴはＯＮ時には抵抗Ｒｏｎとして見える。
＿◇ファンナウト
ひとつの出力端子からいくつＩＣを繋げることができるか。
例：ロジックＩＣの入力電流、多くは数十μＡ。出力側で数ｍＡ流せば、ほぼ１０個程度のロジック回路は駆動可能。
◆異電圧I/F注意点
＿◇level shifter / level translator
Vcc=1.8±0.15V VIH=0.65Vcc VIL=0.2Vcc
Vcc=2.5±0.2V VIH=1.6V VIL=0.7V
Vcc=3.3±0.2V VIH=2.0V VIL=0.8V
※基本
①入力の電源側への保護ダイオードがないか
入力トレラント機能：入力が電源電圧以上に高く設定されているとき、もしくは電源Vcc=0Vのときに入力から電源に向かって電流が流れない機能
②出力の電源側への寄生ダイオードがないか
出力トレラント機能：出力がハイインピーダンスのとき、または電源Vcc=0Vのときに、出力から電源に向かって電流が流れない機能
※Hz、電源オフ時に出力Pchトランジスタのサブストレート電位を電源から切り離す。但し、出力がHレベルのときはPchトランジスタがONするので、出力から電源への流れ込みは起きえる。
③後段の入力電圧VIHが満足できるか
CMOSの場合VOH≒Vcc、VOL≒0V
④後段の入力レベルが中間レベルとならないか
後段初段で消費電流ICCの増大
＿◇レベル変換ケース
①高い電圧⇒低い電源
単方向、単電源
入力トレラント機能により簡単に行なえる。電源投入順序の制約もなし。
4049/4050, HC4049/4050, VHC/LCX/VCX
②低い電圧⇒高い電源
単方向、単電源
i)VHCT/LCX/VCX
VOHがVIHを満足すればOK、ただし、入力が中間レベルのとき
ii)後段ICの入力がTTL
iii)LCX05/07, WZ246
③高い電圧⇔低い電源
双方向、単電源
④低い電圧⇒高い電源
単方向、２電源
⑤低い電圧⇔高い電源
双方向、２電源
◆差動伝送
differential transmission
１ペア（２本）のライン（配線）で位相が１８０°異なる信号を送る方式
⇒平衡伝送
※シングルエンド伝送よりも高いデータ転送速度が得られるので、USB, HDMI, PCI Expresss, シリアルATA, LVDSなどで使われている。
ＬＶＤＳ回路
ドライバ
┬
┌┴┐電流源
│↓│３．５ｍＡ
└┬┘
┌┴┐
－┃├┘ └┤┃＋
─┨│ │┠─ レシーバ
┃├┐ ┌┤┃ ┌─┬─┐┌─┐
│ ●──────┘┌┴┐└┤＋│
│ │ │Ｒ│ │ ＞─
●─┼──────┐└┬┘┌┤－│
＋┃├┘ └┤┃－ └─┴─┘└─┘
─┨│ │┠─ Ｒ＝１００Ω
┃├┐ ┌┤┃
└┬┘
▽
＿◇差動伝送利点
※雑音耐性（コモンモード雑音に強い）
※受信端における信号振幅が２倍
⇒小さな信号遷移幅でも伝送が可能となるので、高速な信号伝送が可能となる。
⇒電圧振幅が小さいと、抵抗、インダクタンス、静電容量で電圧振幅が減衰し、長距離伝送には向かなくなる
※信号は差動ペアであり、ＥＭＩのレベルも低い
＿◇差動信号測定
データ伝送速度＜信号波形の周波数帯域＜その２倍の測定帯域
＿◇差動信号の周波数帯域
矩形パルスからなるデジタル信号
１）基本周波数成分および奇数次の高調波成分を多く含む
２）偶数次の高調波成分は振幅が低い
３）特定の周波数まで振幅成分は-20dB/decadeの勾配をもつ
４）より高い周波数ではより速く減衰する
５）実際の振幅が-20dbの線の半分になる周波数をKNEE周波数といい、Fknee=0.5/Tr(Trはパルスの立ち上がり時間）で近似できる
６）KNEE周波数より低い周波数帯で平坦な周波数特性を備えていれば実用上信号を歪ませることなく伝送可能
＿◇差動信号のスキュー
※立ち上がりの時間差
※レベル差
※立ち上がり傾きの違い
＿◇差動伝送の整形技術
整形＝コンディショニング
※高速化
※長距離か
①エンファシス
emphasis
⇒送信側のドライバ回路に適用する
⇒差動信号を送るラインの伝送特性にあわせて送信信号に予め整形を施しておく。
※プリエンファシス
⇒伝送時に減衰する周波数成分を予め補う
⇒一般に高周波成分の減衰が大きいので、高周波を補う
⇒3Gbit以下の短中距離伝送に向く
⇒受信端で波形を確認できる
※デエンファシス
⇒ラインでの減衰量の少ない低周波成分を予め減衰させておく
⇒5Gbit以下の中長距離伝送に向く
⇒受信端で波形を確認できる
あまり送信側でメリハリつけると、
振幅大＞高速性損なわれる
振幅小＞距離伸びなくなる
②イコライザ
equalizer
⇒受信側のレシーバ回路に適用する
⇒失われた高周波成分を受信回路でブーストする
⇒高速、長距離伝送向け（ブースト量を大きくできる）
⇒受信端では波形を確認できない
◆テスト、検査
＿◇バウンダリスキャン
※テスト容易化を目的とする
⇒IEEE1149.1
※バウンダリスキャン用１ビットエレメント
PI：パラレル入力
PO：パラレル出力
SI：スキャン入力
SO：スキャン出力
※バウンダリスキャンセル集合
パラレルイン、パラレルアウトのシフトレジスタ
⇒シリアルモード
TDIピン：試験データ入力
TDOピン：試験データ出力
⇒キャプチャ
パラレルロード動作、素子のPIピンの信号をセルにロード
⇒アップデート
パラレルアンロード動作、POピンの信号を出力
※TAP（TEST ACCESS PORT)
TMS(TM):TEST MODE SELECT
TCK:TEST CLOCK
TRST:オプション、テストリセット
⇒TAPコントローラはTCKとTMSを入力とするFSM
IR:n>=2命令レジスタ
※BYPASS
１ビットバイパス、TDIからTDOへのバイパス経路
※Indent
オプション、素子識別コード３２ビットレジスタ
※トライステート信号の制御
⇒２セルを使う
※双方向の入出力ピンの制御
⇒方向制御１セル、入力１セル、出力１セル
※命令
Bypass（必須）
⇒素子は診断に関係なく通常動作
⇒命令コードはオール１、かつ全ての未定義コードはBypass
Sample/Preload（必須）
⇒スキャンパスに既知データを設定
Extest（必須）
⇒スキャンパスにバウンダリスキャンパスを選択
⇒命令コードオール０
他ユーザ定義可能