◎低消費電力化技術
◆CMOSにおける消費電力Pの式
P= Pt*Cl*Vs*Vdd*fclk …負荷の充放電の項
+ Pt*Isc*Vdd*fclk…貫通電流の項
+ Ileak*Vdd…漏れ電流の項
Pt: スイッチング確率
Cl: 容量
Vs: 信号振幅
Vdd: 電源電圧
fclk: クロック周波数
Isc: 貫通電流
Ileak: 漏れ電流
◆電源対策
＿◇低電圧化
→複数電源化
レベルシフタ、電圧可変ライブラリ
※低電圧ではセル遅延の温度特性の逆転現象あり
※アイソレーション
※レベルシフタ
＿◇電源最適化
＿◇アダプティブ電圧制御-NS
◆リーク対策
＿◇漏れ電流
Ileak
①トランジスタOFF時のS-D間漏れ電流
②閾値電圧以下でのサブスレッショルド電流
③SDのPN接合を介した逆方向漏れ電流
＿◇複数Vth使い分けによるリーク対策
＿◇デュアルスレッショルド
＿◇パワーゲーティング
＿◇電源遮断、複数電源
＿◇電力管理
＿◇電源ドメイン細分化
＿◇動的電圧制御
＿◇動的ＶＴＨ制御ー基板バイアス
＿◇低リークプロセス
◆貫通電流対策
＿◇貫通電流防止回路
※クロックドライバのＰ，Ｎの同時ＯＮを防いで貫通電流を抑制
＿◇センスアンプのタイミング制御
遷移時間の長い信号をそのままセンスアンプに入力すると、中間電位の期間が長く、大きな貫通電流が流れる
⇒センスする信号が落ち着いたあたりのタイミングでセンスアンプをイネーブルにする
◆スイッチング低減策
＿◇スイッチング確率の削減
Pt
①不要なハザードを消す
②スイッチング回数削減
③動作頻度の高い信号は後段へ
④FF挿入と組み合わせ回路のトレードオフ
⑤ラムダム論理入力直前にＦＦで不要な動作を切る
＿◇ゲーテッドクロック
クロックゲーティング
※FPGAだとクロック遅延とスキュー問題になる場合あり
＿◇クロックドメイン細分化
＿◇ゲート・スレーブ・スレーブロジック
マスタクロックで変更データチェック
→スレーブクロックを一度だけ生成
◆負荷容量の逓減策
＿◇メモリの分割駆動
＿◇TRサイズの最適化（ダウンサイズ）
◆信号振幅逓減化策
＿◇信号振幅Vs
ノイズマージンとのトレードオフ
＿◇３トランジスタ型NMOSシフトレジスタ
◆電荷再利用
＿◇I/O回路
◆アーキテクチャ対策
＿◇パラレリズム
＿◇スーパスカラ、マルチスレッド、マルチコア、アクセラレータ、超並列
＿◇リソース競合回避
＿◇相互接続：SoC構造を生かした
＿◇ソフトウエア最適化
◆アナログ回路
＿◇Ｄ級アンプ
◆その他
＿◇パッケージ、SIP
＿◇材料的対策（ゲート膜）
＿◇温度センシング
＿◇プロセスセンシング
＿◇CPF(Common Power Format)…Cadence
◆プロプライアタリ技術
＿◇LongRun2(Transmeta-富士通-AMD)
＿◇TI-SmartReflex
◆非同期回路