Semiconductor_CircuitElem

半導体トップ

☆物理

◆ブレークダウン、アバランシェ現象

※逆方向電圧を大きくしていくと、突然、逆方向に電流が流れ始める。
⇒降伏現象(ブレークダウン)

逆方向電圧大⇒キャリアの加速⇒結合部の格子に衝突⇒電子や正孔が雪崩をうって流れるようになる「アバランシェ現象」

◆トンネル効果
アバランシェ現象よりも高い逆方向電圧を加える
N型半導体の価電子が空乏層を飛び越えてP型へ飛んでいく
⇒トンネル効果
(ツェナー降伏現象)
⇒降伏電圧、ブレークダウン電圧
⇒さらに逆方向に電圧を加えようとしても、その分流れる電流が増え、逆方向電圧はほぼ一定となる

※不純物濃度が高いと容易に起こる

◆バンドギャップ

※valence band 価電子帯
絶縁体や半導体において価電子で満たされたエネルギーバンド

※価電子帯の頂上から伝導体の底までのギャップがバンドギャップ。半導体や絶縁帯ではバンドギャップ中にフェルミ準位が存在する。金属では価電子を含むバンドに空きがあり(バンド中にフェルミ準位がある)、価電子がそのまま伝導電子(自由電子)となる。半導体や絶縁体では、価電子にバンドギャップを超えるエネルギーを与えて、価電子帯から伝導帯に冷機することで伝導電子を得られる。

※conduction band 伝導帯

◆ボディエフェクト
基板逆バイアス効果

逆バイアス電圧を高めると、バルク空乏領域を広げ、閾値電圧が高くなる

☆ダイオード

※ダイオードの原理や構造、回路構成については別ページ

※ダイオードに関するLTspice記事については以下へ

SPICEの小瓶(35) 理想ダイオードでビヘイビアなピーク検出

SPICEの小瓶(28) 実回路化可能? 三角波-正弦波変換回路。ダイオード折れ線近似

※ダイオード回路に関する実験記事

定番回路のたしなみ(8) 定番とは言えない?ダイオードロジックでANDしてORして

◆小信号

※小信号用ダイオードの実験記事が以下に

お手軽ツールで今更学ぶアナログ(60) ダイオード1N914で実験、詰め込み過ぎ その1

◆パワー

※整流用ダイオードの実験記事が以下に

お手軽ツールで今更学ぶアナログ(63) PN接合容量の件、1N4001整流ダイオード

◆ツェナー・ダイオード

※ツェナー・ダイオードの実験記事が以下に

定番回路のたしなみ(26) 続ウイーン・ブリッジ発振回路、ツエナーダイオードでAGC的な?

部品屋根性(93) Zener ダイオード、Back to Back、どっち向けても同じ?

お手軽ツールで今更学ぶアナログ(22) Zenerダイオードの闇??

◆ショットキー・バリア・ダイオード

※LTspiceでショットキー・バリア・ダイオードのリカバリ特性を小信号用ダイオードと比べた記事が以下に。

定番回路のたしなみ(7) 押さえておきたい?ダイオードのリカバリ特性

◆ゲルマニウム・ダイオード

※ゲルマニウム・ダイオードとシリコンダイオードの特性に関する記事が以下に

部品屋根性(92) 1N60、ゲルマニウム・ダイオード、最後の量産?IV特性比べてみるの回

☆トランジスタ
transfer of energy through varistor

◆バイポーラ・トランジスタ

_◇NPN型

※原理や構造、回路構成はdesign_activedeviceのバイポーラの項

※代表的な小信号用NPNトランジスタ2SC1815のスパイスパラメータの件

SPICEの小瓶(42) 2SC1815のスパイスパラメータ「2種」、実機と比べてみた

SPICEの小瓶(43) 勝手改ざんの2SC1815スパイスパラメータで実機特性に近付ける

※米国で一般的なNPNトランジスタ2N3904の実機特性の件

部品屋根性(91) 2N3904を題材にAD2のカーブトレーサ機能を使ってみる

※代表的な小信号用NPNトランジスタ2SC1815の実機特性の件

トホホな疑問(51) 定番2SC1815のIc-Vbe特性、意外とバラつかないのね?

_◇PNP型

※原理や構造、回路構成はdesign_activedeviceのバイポーラの項

◆JFET
ジャンクションFET(Junction Field Effect Transistor)
接合型電界効果トランジスタ

│ Nch JFETの模式構造
│       ┌───────DRAIN
│   ┌───┴───┐
│   │       │
│   ├─┐   ┌─┤
│   │ │ ↑ │ │
│   │ │ e │ │
│   │ │   │ │
│   │ │   │ │
│  ┌┤P│ N │P├┬──GATE
│  ││ │   │ ││
│  ││ │   │ ││
│  ││ │ ↑ │ ││
│  │├─┘ e └─┤│
│  ││       ││
│  │└───┬───┘│
│  │    └────┼──SOURCE
│  └─────────┘

_◇構造
※N型またはP型のチャネルを持つ
※チャネルの両側にゲートを持つ(逆バイアス)
⇒PN接合が逆バイアスされているため、入力インピーダンスが非常に高い
Nチャネルの場合、ゲート電圧は負
⇒ゲート電圧が低いほど空乏層が広がりチャネル幅狭まる
⇒ゲート電圧によりドレイン・ソース間の電流を制御

_◇主要パラメータ
IDSS 飽和短絡ドレイン電流: ゲート電圧VGSが0Vのときに流れるドレイン電流の最大値
ピンチオフ電圧 (VP): VDSにかかわらずドレイン電流がほぼ一定になるゲート-ソース間電圧
相互コンダクタンス (gm): ゲート電圧の変化に対するドレイン電流の変化の割合

_◇特性

※ID-VDS特性
Id

│  A      B          C
│                   │││
│     *─────────────┼┼┘
│    /      Vgs=0V  ││
│   /               ││
│  /                ││
│ / /*──────────────┼┘
│/ /        Vgs=ー1V │
│|/                 │
│/                  │
│|/*────────────────┘
│/          Vgs=ー2V
0─────────────────────→Vds
A:Ohmic region
_ Id対Vdsはオームの法則に従う
B:Saturation region
_ Vdsにかかわらず一定の電流が流れる
C:Breakdown region
_ Vdsの最大電圧を超えると大電流がながれる
0:cut-off region
_ トランジスタはオフ状態。Idは流れない

*:Pinch-off

_◇他の特徴
放射線耐性が高い

◆MOS-FET
Metal-Oxide-Semiconductor

_◇S, D, G
Source
Drain
Gate

_◇接合
MOSトランジスタで接合は
①逆方向に電圧を印加
②逆方向の漏れ電流は信号の伝達には無関係(無駄な消費電力)

_◇チャネル
チャネルのでき具合はゲートに加える電圧に依存し、ソースとドレイン間に流れる電流はゲート電圧の関数として与えられる。

_◇p-MOSとn-MOS

※p-MOSトランジスタ
正孔が入り口Sから入って出口Dから流れ出るMOSトランジスタ

※n-MOSトランジスタ
電子が入り口Sから入って出口Dから流れ出るMOSトランジスタ

_◇エンハンスメント型とデプレッション型

_◇温度特性

※Vth

※移動度μ

_◇高耐圧MOS-FET

①ゲート酸化膜を厚くする
②ドレインをLDDで包む(濃度勾配緩和)
③ソース・ドレイン間のチャネル長を長くとる
⇒インピーダンスが高くなる。通常型に対して約5倍。
⇒サイズ大

※LDD:Lightly doped drain

☆基本回路

◎PMOS

◎NMOS

◎CMOS

◆インバータ回路とその動作

○Vcc

├┐
│┌┘│T2
┌─┤│→┘
入力│ │└┐  出力
○─┤   ├──○
VI│ │┌┘  VO
└─┤│←┐
│└┐│T1
├┘

○Vss

電源電圧Vccを印加し、入力VIをVssからVccに変化させたときのVoおよび電源電流Iccの変化

Vo↑         *:Vo
│         +:Icc
Vcc****
│   *
│    *+
│    +*+
│    +*+
│    +*+
│   + * +
│   + * +
│   +  *+
│  +    *+
│ +      *+
Vss└─+───────*───→VI
Vcc
←①→←─②───→←③→

①PチャネルトランジスタT2のみオン
Vo=Vcc,Iccほとんど流れない

②VIを増加させるとNチャネルトランジスタT1がオンを初めるのでVoがじょじょに下がる
※あるVIで急激に下がる=回路スレッショールド電圧
この値を超えるとVIの増加につれてVoはVssに近づく
※②の領域でのVoはT1,T2のオン抵抗の比で決まる。Iccは流れ、VIが回路スレショールド電圧のとき最大となる

③NチャネルトンラジスタT1のみオン
Vo=Vss,Iccほとんど流れない

◆使用上の注意点

_◇未使用入力端子の処理
未使用入力端子はVccまたはVssに接続し、開放しないこと。開放すると中間電位が入力され、消費電流が増したり、不安定な動作をすることになる

_◇電源ライン
スイッチング時にスパイク状に電流が流れるので、VccとVssの間の最短距離に高周波特性のよい0.1μF程度のセラミックコンデンサを配置。Vcc,Vss配線はできるだけ太くする。大電流ドライバ回路がある場合には、ロジック系と電源ラインを分けること。

_◇ラッチアップ対策

※ラッチアップが起きる条件
VF:入力クランプダイオードの順方向電圧

A.VI>Vcc+VF
B.VO>Vcc+VF
C. VI<Vss-VF
D.VO<Vss-VF
E.VCC過大

※A/Cのケース

2電源を使用する場合に、電源の立ち上がりにさがあるとラッチアップが発生しやすい。電源の異なるIC間の信号線に直列抵抗をいれ、電流を10mA以下に制限するとよい。

微分回路を使用すると入力電圧がVcc,Vssを超えてしまうので、ダイオードを接続して電圧をクランプする。抵抗も接続して電流も制限する。

リレー、モータ等の大電流回路をドライブする場合、コイルのリアクタンスにより電源スパイクが発生する。それらコイルとはなるべく電源を分離すること。またVcc-Vss間に0.01~0.22μFのコンデンサを接続。