アナデバ社(ADI社）のWeb記事『StudentZone』の2024年6月号（和文版）の２回目です。前回は「一番プリミティブな」オペアンプ１個のアクティブ・ローパス・フィルタ（非反転）を実習。今回は反転型のアクティブ・ローパス・フィルタと非反転型のアクティブ・ハイパス・フィルタです。前回道筋できているので以下同文？
お手軽ツールで今更学ぶアナログ(198) アクティブ・フィルタPart 1の「その２」
お手軽ツールで今更学ぶアナログ(197) アクティブ・フィルタPart 1の「その１」
アナデバ社(ADI社）のWeb記事『StudentZone』の2024年6月号（和文版）の1回目です。「アナログ・フィルタ」の実験。アナデバ様的には6月号がPart 1、7月号がPart 2と２回に渡ってます。でもPart 1だけでも「いろいろ多い」ので当方の今回はPart 1冒頭の「一番プリミティブなやつ」１個のみ。
帰らざるMOS回路(74) Xilinx Vivado、risc-v練習プラットフォーム改良
前回、Vitis IDEから「ソフトウエア・デバッガ」を使いました。使いやすいじゃん。しかし「プラットフォーム」のRISC-V(MicroBlaze-V)コアの設定がデバッガのことを無視した設定になっていたので、デバッガの機能を十分に引き出すことができませんでした。そこでハードを作り直しね。こういうときFPGAはお楽。
“帰らざるMOS回路(74) Xilinx Vivado、risc-v練習プラットフォーム改良” の続きを読む
帰らざるMOS回路(72) Xilinx、RISC-Vコア 12MHz版、Dhrystone
前回、FPGA上のRISC-Vコア(MicroBlaze V)を使って「伝統の」Dhrystoneベンチマークを走らせようと試み、「メモリが足りん」と怒られたところで中断。今回は仕切り直しであります。ようやくDhrystone 2.1成功。12MHzクロック、キャッシュレスという質素な構成ではありますが。
“帰らざるMOS回路(72) Xilinx、RISC-Vコア 12MHz版、Dhrystone” の続きを読む
帰らざるMOS回路(71) Xilinx Vitis、今度はDhrystoneに手こずる
FPGA上のRISC-Vコア（MicroBlaze V)を使って、「Hello World」に「Lチカ」と成功、次は何かベンチマークをと思い至りました。前回の目論見では後は以下同文。しかし、そうは問屋が卸しませぬ。Xilinxのソフト開発環境VitisのExample、Dhrystoneを走らせるだけなんだが。
“帰らざるMOS回路(71) Xilinx Vitis、今度はDhrystoneに手こずる” の続きを読む
SPICEの小瓶(49) LTspice、ステートマシン記述言語を内蔵していた
ロジック・ハードウエアあるいはソフトウエアの世界ではステートマシンを記述することはよくあるじゃないかと思います。ところが、アナログな回路シミュレーターであるLTspiceにもステートマシン記述機能が隠れてました。その「記述言語」をContraption Programming Languageと唱えるようです。初耳だぜ。 “SPICEの小瓶(49) LTspice、ステートマシン記述言語を内蔵していた” の続きを読む
帰らざるMOS回路(69) Xilinx Vivado、ついに成功 RISC-VからHello
前回、チップ上のRAMにビルドしたオブジェクトがロードできんのが問題ということを理解。IP内部にメモリを含んでいるMCSではなく、単体CPUのIP＋単体メモリIPであれば動作するだろうと。なんたって以前に動作OKになっているし。そこでRISC-V単体コアIPでやってみました。ようやくHello World成功。
“帰らざるMOS回路(69) Xilinx Vivado、ついに成功 RISC-VからHello” の続きを読む
お手軽ツールで今更学ぶアナログ(196) トランス結合アンプその２
アナデバ社(ADI社）のWeb記事『StudentZone』の2024年5月号（和文版）の２回目です。「トランス結合アンプ」の実験です。前回はまずは回路をLTspiceでシミュレーションしてみるべし、とやってみました。しかし元記事のご指定の周波数の信号入れてもハシボーな感じ。どこか決定的に間違っている？
お手軽ツールで今更学ぶアナログ(195) トランス結合アンプその１
アナデバ社(ADI社）のWeb記事『StudentZone』の2024年5月号（和文版）の１回目です。４月号の第193回はコレクタにLCタンク回路を接続した同調アンプでした。今回はコレクタにトランスを接続した「トランス結合アンプ」です。初回なのでまずはLTspiceしてみるべしとやってみましたが、なんじゃらほい？
トホホな疑問(60) リアルな部品の現実を見よ（その２）？コンデンサの直列抵抗
前回、RLローパスフィルタの周波数特性がシミュレーション結果と違う件を追求しました。なんのことはない、シミュレーションで使う理想的なL（インダクタンス）と違い、現物デバイスには「見えない直列抵抗(ESR)」が隠れているためでした。今回はRCローパスフィルタの現物の周波数特性の合わない件を追求。結局、同じ原因ね。トホホ。 “トホホな疑問(60) リアルな部品の現実を見よ（その２）？コンデンサの直列抵抗” の続きを読む
トホホな疑問(59) リアルな部品の現実を見よ？インダクタンスの直列抵抗
さて、別件シリーズでRC/RL/RLCローパスフィルタの周波数特性をシミュレーションし悦に入りました。しかし「現物でそんな上手く行くわけねーずら」という声が聞こえてくるような。。。気のせい？そういうことで確認のため「シミュレーション通りの定数」の現物回路を組み立てて実機で測定してみました。確かに理想と現実は違う？
SPICEの小瓶(48) RC、RL、RLCローパスフィルタの周波数特性
前々回、LTspiceの.MEASコマンドでカットオフ周波数を計算したのですが、「その方法では上手く行かない」ケースを見つけてしまいました。RLCのローパスフィルタの周波数特性を描こうとしたときにです。カットオフ周波数前に「小さなピーク」あり、前回方法では「ピーク前のまだ通過域」のところを誤って算出。これはイケない。 “SPICEの小瓶(48) RC、RL、RLCローパスフィルタの周波数特性” の続きを読む
帰らざるMOS回路(63) Xilinx Vivado、Accumulator
前回はVivadoに「バンドル」されているIPからRAM-Based Shift Registerを練習。LUTを使ってFIFOみたいな構造を作れるIPでした。今回はAccmulatorです。入ってくる値をどんどん積算して結果を出力してくれるもの。なんか計算用のブロックを使って作ってくれるのか？どうなんだ？ “帰らざるMOS回路(63) Xilinx Vivado、Accumulator” の続きを読む
お手軽ツールで今更学ぶアナログ(194) RLC バンドパスフィルタ
アナデバ社(ADI社）のWeb記事『StudentZone』最新記事の日本語版はまだアップされていなかったです。そこで今回は勝手実験です。ちょうど別シリーズでインダクタとキャパシタを使ったパッシブ・フィルタの計算をやってます。計算してそれきりだったので実機にておさらいしてみるかと。計算と違っていたらビックリなんだが。
“お手軽ツールで今更学ぶアナログ(194) RLC バンドパスフィルタ” の続きを読む