帰らざるMOS回路(69) Xilinx Vivado、ついに成功 RISC-VからHello

RISC_V_BLOCK_DIAGRAM
Joseph Halfmoon

前回、チップ上のRAMにビルドしたオブジェクトがロードできんのが問題ということを理解。IP内部にメモリを含んでいるMCSではなく、単体CPUのIP+単体メモリIPであれば動作するだろうと。なんたって以前に動作OKになっているし。そこでRISC-V単体コアIPでやってみました。ようやくHello World成功。
“帰らざるMOS回路(69) Xilinx Vivado、ついに成功 RISC-VからHello” の続きを読む

帰らざるMOS回路(68) Xilinx Vitis、結局メモリロードを失敗してる?

11_HWruns
Joseph Halfmoon

Vivado2024.1の導入後ボードにビットストリームの書き込みができることが未確認だったので、前回は「初心にもどって」作業実施。書き込みできているみたいです。そこでRISC-Vコアへ再突入かと思いましたが、今回は急がば回れということで「フツーの」MicroBlaze MCSコアで動作確認してみるかと。

“帰らざるMOS回路(68) Xilinx Vitis、結局メモリロードを失敗してる?” の続きを読む