お手軽ツールで今更学ぶアナログ(128) MOSFETとOPAMPでアクティブ整流器

ActiveRecti_circuit
Joseph Halfmoon

「アナデバ社(ADI社)のWeb記事『StudentZone』を初回からすべて読む」の2022年6月号の実習初回です。例によって初回はLTspiceでお茶を濁すの回です。6月のテーマはアクティブ整流器です。Pch MOSFET ZVP2110AのゲートをオペアンプAD8541で開け閉めして整流するもの。
“お手軽ツールで今更学ぶアナログ(128) MOSFETとOPAMPでアクティブ整流器” の続きを読む

お手軽ツールで今更学ぶアナログ(123) 定番フォトカプラPC817でLTspice

PC817C
Joseph Halfmoon

「アナデバ社(ADI社)のWeb記事『StudentZone』を初回からすべて読む」の2022年4月号の実習2回目。前回は熱収縮チューブで赤外線LEDとフォトトランジスタつなげた「なんちゃってフォトカプラ」実験。今回は定番のフォトカプラPC817使います。といって今回はLTspiceのシミュレーションでお茶を濁すの回。

“お手軽ツールで今更学ぶアナログ(123) 定番フォトカプラPC817でLTspice” の続きを読む

帰らざるMOS回路(34) 2R1Wのレジスタファイル(仮)でっち上げ、Verilog

regfileResultWave
Joseph Halfmoon

前回、仮にも32ビットのALUを「でっち上げ」たので、次はALUの対面となるレジスタファイルです。「でっち上げる」にせよ32ビット。最低でも2R1W型のマルチポートで32本にするしかないんでないの。泥縄式に作っているので、今回は雰囲気だけ、同時に2個の32ビット値を呼び出せて、1個の32ビット値を書き込めるっと。 “帰らざるMOS回路(34) 2R1Wのレジスタファイル(仮)でっち上げ、Verilog” の続きを読む

手習ひデジタル信号処理(56) SDR、AM復調できてもまだやることがあったデス

BlockDiagram
Joseph Halfmoon

前回「三上先生ツール」のおかげでSDRのAM受信機の動作は復調までバッチリ、と思ったらいつもの早合点でした。そのままDAしたらスピーカがならせると思うなよ、という感じです。CICフィルタのせいで減衰している高域を持ち上げ、信号に載っている直流成分を除去し、受信強度による音量の変動をAGCすることが必要だと。先は長い。 “手習ひデジタル信号処理(56) SDR、AM復調できてもまだやることがあったデス” の続きを読む

お手軽ツールで今更学ぶアナログ(119) D/Aコンバータの実習、最初はR2Rラダーよ。

sz202203EC
Joseph Halfmoon

「アナデバ社(ADI社)のWeb記事『StudentZone』を初回からすべて読む」は2022年2月号の停滞を踏み越えて2022年3月号に進むことにいたしました。前回までのA/Dコンバータには後ろ髪をひかれる(スケスケですが)のですが、またそのうちのリベンジ?今回は新テーマ「D/A」です。これまた長引きそうな。
“お手軽ツールで今更学ぶアナログ(119) D/Aコンバータの実習、最初はR2Rラダーよ。” の続きを読む

帰らざるMOS回路(33) 1bit ALUを32個並べて32bit化。Verilog

ALU32_CELLS
Joseph Halfmoon

前回、1ビット分のALUをVerilog化してみたので、今回はそれを32個ならべて32ビット化してみます。まあね、芸のないリップルキャリーなので接続は超簡単、並べるだけ(遅いけれども。)論理演算でも算術演算(加算と減算だけれども)でもどんとこいっと。でもまだレジスタとか必要なものは何も繋がってないっす。

“帰らざるMOS回路(33) 1bit ALUを32個並べて32bit化。Verilog” の続きを読む

お手軽ツールで今更学ぶアナログ(115) デュアルスロープADC、シミュレーション編

Dual_slopeResults
Joseph Halfmoon

アナデバ社(ADI社)のWeb記事『StudentZone』を初回からすべて読む」の2022年2月号の実習はとうとう6回目です。テーマがADCと大物なのでなかなか終わりませぬ。今回は前回に続きSAR ADCと思っていたら実験に使うブツに、ちょっと問題が。そこで「追加の実習」、デュアルスロープADCに入らせていただきます。

“お手軽ツールで今更学ぶアナログ(115) デュアルスロープADC、シミュレーション編” の続きを読む

帰らざるMOS回路(32) MOSFET、MUXとリップルキャリーでALUをVerilog化

ALU_assign
Joseph Halfmoon

前回はゲートレベルシミュレータ上で1bit分のALU(Arithmetic Logic Unit)を試作。全ての論理演算と加算(減算は2の補数)を行えるような「セル」です。算術演算時にはリップルキャリーなので実際に作ったら「遅い」ですが、とりあえず速度は考えないっと。今回は前回の回路をVerilogで書き直してみます。

“帰らざるMOS回路(32) MOSFET、MUXとリップルキャリーでALUをVerilog化” の続きを読む

帰らざるMOS回路(31) MOSFET、古式ゆかしい?MUXとリップルキャリーでALU

MOS_ALU_ADD_11_C1
Joseph Halfmoon

前回はVerilogで無理やりMOSトランジスタ・アレイCD4007をモデリングしてしまいました。MOSFETレベルでも「やれそうな」雰囲気が出てきたので、今回は1bit分のALU(Arithmetic Logic Unit)を試作。分かり易さ優先、正論理のみの「ゲートレベル原理回路」の動作確認をしてみたいと思います。

“帰らざるMOS回路(31) MOSFET、古式ゆかしい?MUXとリップルキャリーでALU” の続きを読む

帰らざるMOS回路(30) Icarus VerilogでCD4007をモデリング

CD4007_verilog
Joseph Halfmoon

注文してあったCD4007が到着。急遽こちらのシリーズをお休みしてCD4007の動作試験をやってました。CD4007は古いICですがMOSFETのソース、ドレイン、ゲートを個別に接続可能で変幻自在、まさにMOS回路を体現しています。そこでVerilogでもCD4007のモデリングを試みました。普通はやらんと思うケド。

“帰らざるMOS回路(30) Icarus VerilogでCD4007をモデリング” の続きを読む