前回、手元にあった2種類の2SC1815のSPICEパラメータのシミュレーション結果と、2SC1815の互換品の実機特性を比較。帯に短し襷に長しな感じ。SPICE素人が手を出すまいと思いつつ誘惑には勝てませなんだ。SPICEパラメータファイルを勝手改ざん、実機特性に「近づけて」みました。やっつけ。信用ならんな。
SPICEの小瓶(43) 勝手改ざんの2SC1815スパイスパラメータで実機特性に近付ける
SPICEの小瓶(42) 2SC1815のスパイスパラメータ「２種」、実機と比べてみた
LTspice付属モデルのように「中の人」がいる安心なものがある一方ちょっと不安なモデルもままあります。代表的なものが定番のNPNトランジスタ2SC1815のモデルではないでしょうか。御本家東芝製品はとうの昔にディスコン。ネットを探せば「アチコチ」にモデルが散在。Spice素人の老人にはどれを使うべきかためらわれます。
“SPICEの小瓶(42) 2SC1815のスパイスパラメータ「２種」、実機と比べてみた” の続きを読む
やっつけな日常(63) ADI アナログ・フィルタ・ウィザードでアクティブBPFを実験
別件記事で、信号処理素人の老人がIIRバンドパスフィルタ(BPF)をScilabで計算。デジタルフィルタなので期待通りの動作でした。ここは一発「同等」のアナログ・フィルタを実機で実験せんと。またもや暴挙に。その裏側にあるのは、アナデバ様のWebツールを使えるハズという一点であります。まあ「同等」は直ぐに諦めたけれども。
SPICEの小瓶(41) LTspiceでNETリストをバッチ・シミュレーションからCSV
前回LTspiceとテキストファイルの間のデータ入出力をやってみました。しかし思い起こせば昔のサーキット・シミュレータというとネットリストを手で打ち込んでました。そして現在のLTspiceでもテキストファイル（ネットリスト）で回路記述を読みこみ可能です。ついでに結果をCSVファイルに輸出するスクリプトも作成。 “SPICEの小瓶(41) LTspiceでNETリストをバッチ・シミュレーションからCSV” の続きを読む
ブロックを積みながら(150) Scilab/Xcos、連続時間パレットその２
前回は連続時間パレットの中でも比較的「プリミティブ」なブロックどもを練習してみました。今回はいよいよXcos使う上での中心的存在の一つ、「連続系伝達関数」と「連続系状態空間システム」を練習してみます。といって練習するのは簡単なやつだけだけれども。実際のいろいろに適用してみるのはまだ大分先かな～。はやくやれよ、自分。
“ブロックを積みながら(150) Scilab/Xcos、連続時間パレットその２” の続きを読む
ブロックを積みながら(149) Scilab/Xcos、連続時間パレットその１
今回から連続時間パレットの練習に入ります。こここそはXcos使う上での真髄的なもののひとつらしいっす。連続時間＝微分方程式系で書き表せるもの、あるいはラプラス演算子sで書き表せる連続系の伝達関数を用いて表現できるものです。デジタル計算機の上で計算しているのだけれども、表向きはソルバ様が頑張って連続に見せてくれるのね？
“ブロックを積みながら(149) Scilab/Xcos、連続時間パレットその１” の続きを読む
帰らざるMOS回路(53) CMOD S7用、８ビット・シリアル・パラレル変換器
別シリーズでGoogleの生成AI、Gemini様にVerilogコードなど書いていただいております。Verilog素人の年寄が捻りだすよりお楽に感じます。そこで今回からしばらく、まずGemini様にお願いして、それを年寄がCMOD-S7ボード用に実装する、という段取りで練習したいと思います。今回はシリパラ変換ね。
AIの片隅で(29) Googleの生成AI、Geminiにトランジスタを変更してもらう
前回はGoogleの生成AI、Gemini様にありがちな「エミッタ接地増幅回路」を設計？してもらいました。シミュレーション上要調整ではあるものの動きそうな回路っす。今回は前回の結果を「踏まえて」使用トランジスタを変更してもらいます。どちらも定番デス。2SC1815から2N3904へ。Gemini様はどうさばくの？
AIの片隅で(28) Googleの生成AI、Gemini、エミッタ接地増幅回路を設計して
前回、前々回とGoogleの生成AI、Gemini様にLogic回路をVerilogでコーディングしてもらいました。イケてます。余勢を駆って？今回はアナログ回路を設計してもらおうと思います。ありがちな「エミッタ接地増幅回路」ね。お願いしたら「設計」してくれたのだけれど回路図なしに受動部品を番号で呼ばれても辛いよな。。。
“AIの片隅で(28) Googleの生成AI、Gemini、エミッタ接地増幅回路を設計して” の続きを読む
AIの片隅で(26) Googleの生成AI、Geminiにバイナリカウンタを作ってもらう
生成AIしてますか？バリバリ使ってらっしゃるじゃないかと思います。頭の固い年寄はサッパリです。でもまあ生成AIのプロンプトにはたまにお世話になっております。便利。噂ではPythonなどのコードなど一撃で書いてくれるみたい。メジャーな言語はね。マイナーなのはどうだろう？例えばVerilogということで今回やってみました。
ブロックを積みながら(146) Scilab/Xcos、イベントのハンドリングその２
Event handling paletteの練習２回目です。前回は、エッジ検出、遅延に分周と「ハードテイスト」なイベント処理を練習しましたが、今回は、論理演算にIF～THEN～ELSE的な「ソフトテイスト」なものどもです。イベント処理だけでフローを描くと縦に長くなるのでイベントでもGOTOしてます。あったのね。
帰らざるMOS回路(51) CMOD S7用にBCDデコーダ、シミュレーション編
FPGAも素人ならVerilogも素人の老人です。適当な題材で回路を作製してシミュレーションしてCMOD S7上で動かしてみることをせねば折角のCMOD S7を使えるようになる気がしません。そんなとき別件シリーズでBCDデコーダ74HC42をいじりました。素人老人にはこのくらいのロジックから始めるのがいいんでないかい？
ブロックを積みながら(145) Scilab/Xcos、イベントのハンドリングその１
いつものフローは左から右に横方向に信号が流れる形です。しかし今回は上から下が練習の「主方向」です。そして配線の色も赤。「イベント」とよばれる「データ信号」を制御するための信号を取り扱うためのブロックどもを練習してみます。これまでもCLOCKにはお世話になっていたのだけれども、エッジ検出、遅延に分周、いろいろあるのよ。
“ブロックを積みながら(145) Scilab/Xcos、イベントのハンドリングその１” の続きを読む
定番回路のたしなみ(46) BJT(NPN)、エミッタ接地増幅回路とスイッチング回路
思い出したようにBJT（バイポーラ・トランジスタ）の回路を時々触るのは、０と１だけで誤魔化してきたMOSロジック出身者の見果てぬ夢かもしれませぬ。そのせいかバイポーラの回路を触るときは「リニア」なアナログ回路指向。出来ないクセにやりたがるのね。そういえばバイポーラでもスイッチング回路もあったでないの。やらんの？