
AlteraはIntelから分離して、再び独立会社になったみたいだけれどもXilinxはどうなんだろ~。知らんけど。さて、前回はBCDデコーダをシミュレーションしたところで「気力が尽きて」しまいました。今回は、VerilogソースをFPGAに実装して動作確認をしたいと思います。シミュレーションと同じ結果になるよね。。。
デバイス作る人>>デバイス使う人>>デバイスおたく
AlteraはIntelから分離して、再び独立会社になったみたいだけれどもXilinxはどうなんだろ~。知らんけど。さて、前回はBCDデコーダをシミュレーションしたところで「気力が尽きて」しまいました。今回は、VerilogソースをFPGAに実装して動作確認をしたいと思います。シミュレーションと同じ結果になるよね。。。
Event handling paletteの練習2回目です。前回は、エッジ検出、遅延に分周と「ハードテイスト」なイベント処理を練習しましたが、今回は、論理演算にIF~THEN~ELSE的な「ソフトテイスト」なものどもです。イベント処理だけでフローを描くと縦に長くなるのでイベントでもGOTOしてます。あったのね。
本棚を整理していて発見。各社プロセッサのダイで飾られているノートパッド。左上には当時のインテルの最新鋭機Pentium Proとインテルの源流ともいえるi4004のダイが並べて貼り付けてあります。約30年まえ1996年のMicroProcessor Forumの記念品であります。気づいてしまいました。その過ちに。
“部品屋根性(119) 約30年前の過ち?に気づいてしまったんだが, Pentium Pro” の続きを読む
前回は第2のFIRフィルタ設計関数wfirでFIRフィルタを作製してみました。GUI(wfir_gui)はイマイチ(個人の感想です)だけれども「フツーに便利」な感じっす。今回は第3のFIRフィルタ設計関数ffilt関数を使ってみます。こいつが一番シンプル?な関数なんだけれども秘密?、謎?も多い(個人の感想です。)
前回は浮動小数を浮動小数フォーマットのまま整数に丸めるFRINTx命令でした。今回は浮動小数を丸めて「ホンモノの」整数表現に変換してしまうFCVTxy命令です。前回は丸めモードフラグに影響される命令が2個ありましたが、今回は相当する命令はありません。命令減ったの?とみれば増えとります。変換先が2種類あるから。
“ぐだぐだ低レベルプログラミング(155)ARM64(AArach64)SIMD FCVTxy” の続きを読む
「なんちゃってな図」と「ほんわかした説明(数式なし)」により分かったような、そうでないような気持になるシリーズの第2回であります。前回は「半導体につきもののP型、N型」などというものを図にしてみました。今回はそのP型とN型を隣り合わせにくっつけたらどうなるか絵にしてみます。ダイオードってか? “なんちゃって図絵(2) 半導体、p型、n型をガチャンコすればダイオード” の続きを読む
Rのパッケージ「Boot」に含まれるサンプルデータセットをabc順に経めぐってます。前回はアマゾンの水位データでしたが、今回はデンマークの医療系のデータです。melanomaとな。恐ろしや。50年以上前のデータなんだけれども。医療系の「サバイバル」データということもあり、右打ち切りデータの処理が必定。 “データのお砂場(123) R言語、melanoma、悪性黒色腫の生存データ、{boot}” の続きを読む
アナデバ社(ADI社)のWeb記事『StudentZone』、昨年末から更新が止まっていた件「祝」完全復活。2024年2月号の英文記事が掲載され、2023年12月号の和文翻訳版も掲載されました。これで元のペースで追っかけ実習できるというものです(学生でもないのにすいません。)でも進捗を合わせるのに時間調整必要か?
いつものフローは左から右に横方向に信号が流れる形です。しかし今回は上から下が練習の「主方向」です。そして配線の色も赤。「イベント」とよばれる「データ信号」を制御するための信号を取り扱うためのブロックどもを練習してみます。これまでもCLOCKにはお世話になっていたのだけれども、エッジ検出、遅延に分周、いろいろあるのよ。
“ブロックを積みながら(145) Scilab/Xcos、イベントのハンドリングその1” の続きを読む
前回、周波数標本法というアルゴリズムでFIRフィルタを設計できるfsfirlin関数の出力でフィルタできることを確かめました。今回はウインドウィング法で線形位相のFIRフィルタを設計できるwfir関数を使ってみます。この関数は「推し」みたい。Scilabには珍しくGUIも完備してます。手放しで喜べないのだけれども。