前回はサレンキー型のアクティブLPFでした。今回は同じくサレンキー型のアクティブHPFです。前回は御本家アナデバ様のStudentZoneのURLのリンクについてブツクサ怖れ多いこと書いてしまいました。その件については現時点で直ってます。今回は別に、回路に１個、いや２個見つけてしまいました。コマケー話なんだが。
お手軽ツールで今更学ぶアナログ(202) サレンキー型アクティブ・フィルタその２、HPF
お手軽ツールで今更学ぶアナログ(201) アクティブ・フィルタPart 2、隠されていた？
アナデバ社(ADI社）のWeb記事『StudentZone』の2024年7月号（和文版）、待っていたらば８月末に。通例英文版発行の翌月に公開されるのだがと検索。ありました。本文そのものは存在。しかし何時も見ているStudentZoneのトップページからのリンクが不在。アナログ権化のアナデバ様の中の人も弘法も筆の誤り？
帰らざるMOS回路(80) Xilinx Vivado、RISC-Vの横にmyRTLブロック
前回、RISC-V(MicroBlaze-V)コアのタイミングエラー問題が解決（よく分かってないけど）したみたい。そこで今回からコアの横に「自前の回路」を並べていきたいと思います。自前の回路はRTL（とりあえずVerilogね）記述としましたが、これをRISC-Vコアのお隣に置くのはどうしたらよかですか？やってみます。
SPICEの小瓶(52) LTspice、DC解析の小ネタ２つ
アナログ素人老人は、DC解析というと「電圧源、電流源の出力を掃引してDC特性のグラフを描く」という使い方しかしてませんでした。しかし、またまた LTspice のサンプル回路が格納されている Educational フォルダを漁っていて「いつもと違う」ＤＣ解析のテクを発見。実はそんだけでもなかったと。
定番回路のたしなみ(52) 続々ウイーン・ブリッジ発振回路、LTspiceに例があったのね
過去回にてウィーンブリッジ発振回路をたしなんでみました。「美麗で比較的低速な正弦波」を生成できる定番回路です。第２５回では「調整」に一苦労、第２６回ではAGC的な回路で安定的に発振させることができました。今回LTspiceのExampleフォルダ中にウィーンブリッジ回路発見。「続々」ということでたしなんでみます。
SPICEの小瓶(51) LTspice、２ポート回路のパラメータを求める
アナログ素人老人が一度も使ったことの無かったステートメントの一つが .NET ステートメントです。「ネットワーク・パラメータ」を計算してくれるもの。インピーダンス(Z)にアドミタンス(Y)、ハイブリッド(h)、恐ろし気なSパラメータもありーの。FとかGとかもあったような気もする。LTspiceで計算できるのだと。
お手軽ツールで今更学ぶアナログ(200) アクティブ・フィルタPart 1の「その４」
アナデバ社(ADI社）のWeb記事『StudentZone』の2024年6月号（和文版）、なんと４回目です。前回までオペアンプ１個のアクティブフィルタを実習してましたが、今回はオペアンプ３個を使うバンド・ストップ・フィルタです。でもね、ちょいと使用するオペアンプの個数に問題あり。「ちょろまかし」てます。
帰らざるMOS回路(78) Xilinx Vivado、RISC-V、高級FPGAならOK?
前回、RISC-V(MicroBlaze-V)コアの中にタイミングエラーが出るので悩んでました。使用しているFPGAは「お求めやすい」けれども「小さくて速いとは言えない」Spartan-7です。多分、スピードグレードも一番お手頃なやつ。もしかして「速い」FPGAターゲットにしたらタイミングエラー消えるんでないの？
お手軽ツールで今更学ぶアナログ(199) アクティブ・フィルタPart 1の「その３」
アナデバ社(ADI社）のWeb記事『StudentZone』の2024年6月号（和文版）の３回目です。前回までにオペアンプ１個の「プリミティブな感じ」のアクティブフィルタ、ローパス（LPF)、ハイパス(HPF)と実習してきました。今回はご所望の周波数帯だけを通過させるバンドパス・フィルタ（BPF)です。 “お手軽ツールで今更学ぶアナログ(199) アクティブ・フィルタPart 1の「その３」” の続きを読む
お手軽ツールで今更学ぶアナログ(198) アクティブ・フィルタPart 1の「その２」
アナデバ社(ADI社）のWeb記事『StudentZone』の2024年6月号（和文版）の２回目です。前回は「一番プリミティブな」オペアンプ１個のアクティブ・ローパス・フィルタ（非反転）を実習。今回は反転型のアクティブ・ローパス・フィルタと非反転型のアクティブ・ハイパス・フィルタです。前回道筋できているので以下同文？
お手軽ツールで今更学ぶアナログ(197) アクティブ・フィルタPart 1の「その１」
アナデバ社(ADI社）のWeb記事『StudentZone』の2024年6月号（和文版）の1回目です。「アナログ・フィルタ」の実験。アナデバ様的には6月号がPart 1、7月号がPart 2と２回に渡ってます。でもPart 1だけでも「いろいろ多い」ので当方の今回はPart 1冒頭の「一番プリミティブなやつ」１個のみ。
帰らざるMOS回路(74) Xilinx Vivado、risc-v練習プラットフォーム改良
前回、Vitis IDEから「ソフトウエア・デバッガ」を使いました。使いやすいじゃん。しかし「プラットフォーム」のRISC-V(MicroBlaze-V)コアの設定がデバッガのことを無視した設定になっていたので、デバッガの機能を十分に引き出すことができませんでした。そこでハードを作り直しね。こういうときFPGAはお楽。
“帰らざるMOS回路(74) Xilinx Vivado、risc-v練習プラットフォーム改良” の続きを読む
帰らざるMOS回路(72) Xilinx、RISC-Vコア 12MHz版、Dhrystone
前回、FPGA上のRISC-Vコア(MicroBlaze V)を使って「伝統の」Dhrystoneベンチマークを走らせようと試み、「メモリが足りん」と怒られたところで中断。今回は仕切り直しであります。ようやくDhrystone 2.1成功。12MHzクロック、キャッシュレスという質素な構成ではありますが。
“帰らざるMOS回路(72) Xilinx、RISC-Vコア 12MHz版、Dhrystone” の続きを読む
帰らざるMOS回路(71) Xilinx Vitis、今度はDhrystoneに手こずる
FPGA上のRISC-Vコア（MicroBlaze V)を使って、「Hello World」に「Lチカ」と成功、次は何かベンチマークをと思い至りました。前回の目論見では後は以下同文。しかし、そうは問屋が卸しませぬ。Xilinxのソフト開発環境VitisのExample、Dhrystoneを走らせるだけなんだが。
“帰らざるMOS回路(71) Xilinx Vitis、今度はDhrystoneに手こずる” の続きを読む