デバイス作る人>>デバイス使う人>>デバイスおたく
前回、x86の16ビット命令セットからADD命令を練習。実はADDが分かれば、ADC、AND、XOR、OR、SBB、SUB、CMPの残り７命令も「ほぼほぼ以下同文」てことで理解できます。でも「ほぼほぼ」って何だ？そこで、この辺でCISCらしいx86のオペコードエンコーディングを復習。ほんとメンドクセーんだが、これ。 “ぐだぐだ低レベルプログラミング(182)x86(16bit)、ADD以下同文？微妙に非対称？” の続きを読む
前回FreeDOS上にFreePASCALコンパイラをインストール、吉例Hello worldできました。今回はFreePASCALで生成したオブジェクトプログラムのデバッグを実施。使用するのはみんな大好きGDBです。FreeDOS上にインストールしたFreePASCAL処理系には主だったGNUのツール共が同梱。
前回、Raspberry Pi OS上でQEMUを実行しているのと同じ方法でWSL2上のUbuntu上のQEMUでもFreeDOS動くだろ～と甘い見通しで作業開始。FreeDOS、動きはするけれどもいろいろビミョ～。その後、あれこれ設定を確かめていって、まあ、こんなもんかいという線に近付きつつある？ので中間報告？
前回から元祖x86、16bitCPU、8086/8088の命令セットの復習を始めました。うん十年ぶり。忘れてます。しかしArmとかRISC-Vとかの後に改めて8086の命令をみると確かに複雑、CISCだからあたりまえか。今回は整数足し算、ADD命令を練習してみます。命令にとれるオペランドがいろいろありすぎ、何でもあり？
MS-DOS互換の「魔改造OS」FreeDOSを、あろうことかArmコアのラズパイ４機上で定番CPUエミュレータQEMU使って動かしてます。いろいろ触っていくために、古の時代のMS-DOSのメモリ管理を思い出す必要に迫られました。今回は「面倒かった」記憶だけが残るMS-DOSのメモリ管理の復習ってことで。
“ソフトな忘却力(54) FreeDOS、MS-DOSを継承するメモリ管理のあれこれ” の続きを読む
さて前回よりx86の最初のステップ、１６ビットモードに入りました。いままでRISC-V、ArmとRISC系（Armはそれにしちゃ命令多過ぎだが）を練習してきましたが、今回からは「バリバリの」CISCデス。それほど意識することはないけれども、違いは確実にあるので気づいたところから見ていきます。 “ぐだぐだ低レベルプログラミング(180)x86(16bit)、INC/DECにCISCを見？” の続きを読む
長らく練習してきたArmを終え（まだ他所でやるケド）、今回からx86に入ります。Armの命令多過ぎなどと文句を垂れてきましたが、x86の命令「もっと」多過ぎ、死ぬまでに舐め終わらない気がします。そのうえ屋上屋を重ねる拡張により「古い１６ビット命令」は「６４ビット機では練習しずらく」なってます。どうするの？
前回、RISC-V(MicroBlaze-V)のコアの設定画面、各チェックボックス、プルダウンメニューの一つ一つに神だか悪魔だかが宿っておるということで調べてみました。その中でも大物といえばFPUデス。小さなSpartan-7 FPGAに収まるのかどうかちょいと不安だけれども追加してみましたぞ。追加するだけなら簡単。
“帰らざるMOS回路(76) Xilinx Vivado、risc-vコア、FPU追加してみる” の続きを読む
前回、Vitis IDEでデバッガを使うために、RISC-V(MicroBlaze-V)のコアを再設定しました。ハッキリ分かっているわけじゃないんだけれども、まあ「こんなもんだろ～」的な成り行きで設定してました。しかし、待てよと、それぞれのチェックボックス、プルダウンメニューの一つ一つに神だか悪魔だかが宿っておると。
Arm Mbed環境は、オンラインでArmベースのマイクロコントローラのRTOSプログラムをお楽に作れるので重宝させていただいてきました。しかし、本日2024年7月11日、Arm Mbed様から End of Lifeの予告を受け取りました。ちょっとビックリ。まあ、２年の猶予はあるのだけれども。
前回、Vitis IDEから「ソフトウエア・デバッガ」を使いました。使いやすいじゃん。しかし「プラットフォーム」のRISC-V(MicroBlaze-V)コアの設定がデバッガのことを無視した設定になっていたので、デバッガの機能を十分に引き出すことができませんでした。そこでハードを作り直しね。こういうときFPGAはお楽。
“帰らざるMOS回路(74) Xilinx Vivado、risc-v練習プラットフォーム改良” の続きを読む
前回は、FPGA上のRISC-Vコアで走るソフトウエアでHello Worldできました。ようやくだったな。となれば今回はハードウエアでは吉例な「Lチカ」です。FPGAに書き込むビットストリームにはGPIOを搭載済です。Vitis IDEでHello Worldソースをチョイ直したらLチカできるハズ。 “帰らざるMOS回路(70) Xilinx Vitis、RISC-Vから吉例Lチカ” の続きを読む
前回、RISC-V（MicroBlaze V MCS)の最小システム？を構成、Vivado上でのハード生成はOK。ソフトウエア開発環境であるVitisへ「輸出」も成功。しかしここまで。Vitisの使い方がそもそも分かっておらんことが発覚。ここで立ち往生とな。今回は心を入れ替えてVitisの使い方から学ぶっと。
かねてXilinxがRISC-Vの「ソフト」コアを提供することがアナウンスされてましたが、以前は要NDAのアーリーな提供でした。今回 Vivadoの2024.1リリースにともない、RISC-Vコア（AMD Xilinx的にはMicroBlaze V）正式登場です。これはいけない、Vivadoを最新版に更新しないと。 “帰らざるMOS回路(64) Xilinx Vivado、2024.1、RISC-V、公式登場” の続きを読む