前回、RISC-V（MicroBlaze V MCS)の最小システム？を構成、Vivado上でのハード生成はOK。ソフトウエア開発環境であるVitisへ「輸出」も成功。しかしここまで。Vitisの使い方がそもそも分かっておらんことが発覚。ここで立ち往生とな。今回は心を入れ替えてVitisの使い方から学ぶっと。
帰らざるMOS回路(66) Xilinx Vitis、RISC-V MCS、ビルドはOK？
帰らざるMOS回路(65) Xilinx Vivado、RISC-V MCS、ハードはOK？
前回 Vivadoの2024.1版をインストール、RISC-Vコア(MicroBlaze V)が存在することを確認。お手軽そうなマイクロコントローラ構成を選択してみました。これ使えば一撃でRISC-Vマイコンをターゲットボード上に構成できる？ハードはね、確かに一撃なんだがソフトがね。まさかのドキュメント不在に愕然。
帰らざるMOS回路(64) Xilinx Vivado、2024.1、RISC-V、公式登場
かねてXilinxがRISC-Vの「ソフト」コアを提供することがアナウンスされてましたが、以前は要NDAのアーリーな提供でした。今回 Vivadoの2024.1リリースにともない、RISC-Vコア（AMD Xilinx的にはMicroBlaze V）正式登場です。これはいけない、Vivadoを最新版に更新しないと。 “帰らざるMOS回路(64) Xilinx Vivado、2024.1、RISC-V、公式登場” の続きを読む
帰らざるMOS回路(63) Xilinx Vivado、Accumulator
前回はVivadoに「バンドル」されているIPからRAM-Based Shift Registerを練習。LUTを使ってFIFOみたいな構造を作れるIPでした。今回はAccmulatorです。入ってくる値をどんどん積算して結果を出力してくれるもの。なんか計算用のブロックを使って作ってくれるのか？どうなんだ？ “帰らざるMOS回路(63) Xilinx Vivado、Accumulator” の続きを読む
帰らざるMOS回路(62) Xilinx Vivado、RAM-Based Shift R
前回、Vivadoに「バンドル」されているIPのリストを眺めることができたので、今回から「練習」していきたいと思います。「代表的なところ」からと思いつつ、何が「代表的」なのかサッパリなので目についたところからです。今回はその名もRAM-Based Shift Registerです。FIFOみたいなものかね。知らんけど。 “帰らざるMOS回路(62) Xilinx Vivado、RAM-Based Shift R” の続きを読む
帰らざるMOS回路(61) Xilinx Vivado、内蔵IPのリスト
さて改めてVivadoに「バンドル」されているIPを練習していきたいと考えました。別途ライセンス契約（多分有料）必要なものは除いてリストしてみたのですが、278個もありました（手元にインストール済Vivado環境にて。）とても全部は練習しきれないので「代表的なところ」だけでも。でも代表的ってどれなのよ。
“帰らざるMOS回路(61) Xilinx Vivado、内蔵IPのリスト” の続きを読む
帰らざるMOS回路(60) Xilinx Vivado、続クロッキングとバイナリカウンタ
前回まで「制約」constraints の設定のお勉強にはまり込み、しばらくFPGA実機を動作させていませんでした。忘却力の年寄はFPGAへの書き込みの仕方とか既に怪しいです。そういえば制約の件にハマり込む前に練習していたバイナリカウンタのIPの件、実機に書き込んでなかった気がする。そいつでリハビリ？
帰らざるMOS回路(59) Xilinx Vivado、「制約」のチュートリアル、その２
前回につづき、AMD（Xilinx)様の「UG945 – Vivado Design Suite チュートリアル: 制約の使用」にしたがって、制約 constraints の設定の練習をつづけてみます。前回は「タイミング制約」でした。後半の今回は「物理制約」です。なにやらコマケーが設計の死命を制する制約が仰山。
帰らざるMOS回路(58) Xilinx Vivado、「制約」のチュートリアル、その１
前回に続きいよいよ制約 constraints の設定の練習に入りたいと思います。ついては何かチュートリアルなどないのか？AMD（Xilinx)様に無いわけないっと。「UG945 – Vivado Design Suite チュートリアル: 制約の使用」です。英語読む気力が薄れたお惚け老人にも優しい日本語版であります。
帰らざるMOS回路(57) Xilinx Vivado、TCLを制する者が制約を制す。
FPGA設計プロジェクトに必須のXDC拡張子の「制約」ファイルは、信号をFPGAのどの端子に出力するかから、DC電圧の規定、AC的な遅延時間などFPGAを物理的な回路として成り立たせるための諸般を記述するものです。そして『XDC は単なる文字列ではなく、～中略～ Tcl コマンドです。(UG945より引用）』だそうな。
帰らざるMOS回路(56) Xilinx Vivado、クロッキングとバイナリカウンタ
前回「調査」から、Vivado内蔵IPの実地トレーニングは空プロジェクトを作って、そこに対象のIPを配置し、シミュレーションして、FPGAに書き込んでというプロセスを地道にやっていくことにいたしました。まずは「簡単そうな奴」からということで選んだのがBinary Counterです。これならFPGA素人老人にもできる？
帰らざるMOS回路(55) Xilinx Vivado、Example Project
FPGA素人老人がAMD(Xilinx)社Vivadoで気になったのが起動直後の画面、Quick Startの中の Open Example Project という項目です。これをクリクリやっていったら、忘却力の老人にも勉強になるようなプロジェクトが現れいでてくるのか？ どうなんだろ～ということで闇雲に開いてみました。
帰らざるMOS回路(54) Xilinx Vivado、コマンドラインインタフェース
FPGA素人老人がAMD(Xilinx)社Vivadoで気になったのがGUIの下方のtclウインドウ。昔 tcl/tk を直接使いましたが、最近ではアチコチの縁の下でご活躍は知っていても直接tclを呼び出すことは有りません。しかしtclに触れずしてVivado環境の理解にいたらず、ということで触り始めました。
帰らざるMOS回路(53) CMOD S7用、８ビット・シリアル・パラレル変換器
別シリーズでGoogleの生成AI、Gemini様にVerilogコードなど書いていただいております。Verilog素人の年寄が捻りだすよりお楽に感じます。そこで今回からしばらく、まずGemini様にお願いして、それを年寄がCMOD-S7ボード用に実装する、という段取りで練習したいと思います。今回はシリパラ変換ね。