別シリーズにてｘ８６のアセンブラを古き１６ビットから順に練習中です。段々煮詰まり、バス波形を参照しないと動作が説明できん命令に近付いております。しかし今時８０８６のバス波形など説明するための土台がありませぬ。そこで今回は何を今更8086/8088のバス波形(Read)をWaveDrom使用で描いてみました。
８０８６、８０８８のモードとバス
半世紀ほど前の８０８６／８０８８の端子やバスなどを覚えている人も今や珍しい、というか若者どころか中年の方々も御存じないと思います。お惚け老人はそういう世代とは言え、忘れてます、忘却力。
まず思い出さねばならないのは、「兄弟チップ」であり、最初のｘ８６である８０８６、８０８８の端子について、おおきく以下の２つについてそれぞれ２つ、合計４ケースに分けられるということです。
-
- ８０８６は１６ビット幅のデータバス、８０８８は８ビット幅のデータバス
- ８０８６も８０８８もバスモードにはミニマム・モードとマクシマム・モードがある
データバスの幅は見れば分かる話なので置いときます。ミニマム・モードとマクシマム・モードというのは８０８６でも８０８８でも同じように装備されている機能です。
-
- ミニマム・モードとマクシマム・モードはＣＰＵのMN/MX#(#はロウアクティブと思ってくさされ）端子に印加する電圧で決まる。
- ミニマム・モードは８０８６または８０８８が唯一のＣＰＵとして動作する「最小構成の」システム（ＤＭＡくらいは使えるが）を想定したモードで、バスの制御信号などは８０８６または８０８８から直接制御される。
- マクシマム・モードは、複数のＣＰＵが混在するような大規模なシステム（有名なところではインテル・マルチバス）で使う想定のモードで、８０８６や８０８８はステータス信号を出力するが、実際のバス制御信号は外部のバスアービターによって制御される。バスアービターが複数のＣＰＵ間の調整をよろしくやってくれる（筈。）
実際に８０８６と８０８８で、ミニマム（ＭＮ）とマクシマム（ＭＸ）で端子機能がどう変わるかを比較したものが以下に。全て４０ピンＤＩＰのイメージっす。
いろいろあってメンドクセー。
８０８６、ミニマムモード、リードサイクルのバス波形
さて表題のときの波形を WaveDromを使って描いてみました。タイミングチャートの作成ツール、WaveDromについては以下の別シリーズ過去回にてやってます。
帰らざるMOS回路(36) タイミングチャートを描きて～ ツールは何？
波形定義が以下に。
{signal: [
{ node: '.A.B.C.D.E.F.G.H.I.J'},
{name: 'CLK', wave: 'l1.0.1.0.1.0.1.0.1.0.', period: 1},
{name: 'M/IO#', wave: '2..2...............2.', period: 1},
{name: 'BHE,Ay', wave: '2...2...2.........2..', data: ['', 'BHE# Ay', 'Sxx'], period: 1},
{name: 'ADx', wave: '2...2...zzz2.....zzzz', data: ['', 'Ax', 'DATA IN'], period: 1},
{name: 'ALE', wave: '0..1..0..............', period: 1},
{name: 'RD#', wave: '1.......0.......1....', period: 1},
{name: 'DT/R#', wave: '1.0...............1..', period: 1},
{name: 'DEN#', wave: '1........0......1....', period: 1},
],
edge: [
'B<-|->D T1', 'D<-|->F T2', 'F<-|->H T3', 'H<-|->J T4'],
head: {
text: '8086 minimum mode Read',
},
config: { hscale: 1 }
}
上記で定義した波形が以下に。
古き時代の８０８６／８０８８は４CLKで１バスサイクルです。ｘ８６にはメモリ空間とＩＯ空間の種別があるのでM/IO#信号でこれを区別してます。アドレスバスとデータバスはマルチプレクス（時分割でアドレスになったりデータになったりする）なので、先ずアドレスを出力しておいてＡＬＥ（アドレス・ラッチ・イネーブル）信号の立下りでアドレスを外部で保持する必要があります。また、８０８６の場合、１６ビットデータバスとはいえ、８ビット縛りの動作をすることもあるので、ＢＨＥ（バス・ハイ・イネーブル）信号で、上位８ビットのデータバスの有効、無効を示します。
リードサイクルにおいては、アドレスの出力後、アドレス・データバスは引き続くデータリードのために、ＣＰＵ側はハイインピーダンスとなります。データバスのイネーブルを制御するためにDEN#信号、方向を制御するためにDT/R#信号、読み出しを制御するためにRD#信号があります。上記であるとRD#の立ち上がりのところでデータバスのDATA INがＣＰＵに取り込まれてリードサイクルが完了します。
いい加減だけれども、こんな感じでよいかしら？