前回は、まさかのトラブル勃発で、最低説明しておくべき項目を落としてしまいました。64bit かつ 単精度/倍精度の浮動小数点演算命令を備えたRISC-Vのレジスタセットと、レジスタ間転送についてです。今回はその補遺であります。ぶちゃけレジスタの図が１枚。
※「ぐだぐだ低レベルプログラミング」投稿順indexはこちら
前回の単精度浮動小数点加算の結果についての補遺
以下のような「簡単な」加算をやっていました。
1.000001 + 0.999999 = 2.000000 HEX: 40000000
1.000001に0.999999を足したら2.000000だろ～当たり前、と思われたかもしれませぬが、RISC-Vが採用している浮動小数点数の表現は歴史と伝統のIEEE754の２進数表現です。そうそう１０進表現とピタリと一致する筈はありません。
上でちょっと引っ掛かるのは単精度浮動小数点加算 fadd.s の結果、10進表現 2.000000が、16進数にすると
0x40000000
というところです。
私のようなものがIEEE754の説明をするのは気が引けるのですが、冒頭のアイキャッチ画像に、単精度浮動小数点フォーマットを掲げました。
-
- S、符号ビット１ビット
- EXP、指数部８ビット
- FRACTION、仮数部２３ビット
であります。上の例の0x40000000を２進数で上記に当てはめると
-
- S＝０
- EXP＝１０００００００
- FRACTION＝オール０
となります。こんなんで 2.0 の意味になるのか？なります。
まず符号Sの０はプラスです（１ならマイナス。）
次に指数部（２のべき乗）は十進表現で１２８です。ところがここは１２７の下駄ばき表現というやつです。１２７のとき指数部は２の０乗つまり１となります。今回は１２８なので、指数部は２の１乗で２です。
そして仮数部ですが、２３ビットのオール０の頭に「隠された 1.」があるのです。浮動小数点数なので、指数部を調整すれば仮数の頭を 1. で始まるようにすることは可能。これにより１ビット稼いでいるわけです。よってオール０は、すなわち 1.0 ということ。これに指数部の2を乗ずれば 2.0。ホントか？
64ビットRISC-Vの整数レジスタと単精度、倍精度浮動小数点レジスタ
これまた、以下の図などを描いてしまうのが恐れ多いのですが、描かないと後でアセンブラ関数を書いたときに説明しずらいので書きました。
※上の図で fmv.s fmv.d と２つ並べて書くべきところ、fmv.sだけになってます。すみません。
まず、レジスタのビット幅と本数です。
-
- 整数レジスタは６４ビット幅、これが３２本
- 浮動小数点数レジスタも６４ビット幅、これが３２本
シンプルで分かり易い？です。上の図のハコがレジスタを表しています。各ハコの外にx0とかf0とか書かれているのが、番号順のレジスタ名です。ハコの中に書かれている a0 とfa0 などが、ABIで決められている「用途」を反映したレジスタ名です。アセンブラ書くときはこちらを使用です。
さてレジスタに数値を入れる場合
-
- 整数レジスタは、LSB側をそろえて、バイト（８ビット）、ハーフワード（１６ビット）、ワード（３２ビット）、ダブルワード（６４ビット）の数値を置く。レジスタ幅より値のビット幅が狭ければ符号拡張。
- 浮動小数点数レジスタに単精度浮動小数点数を置く場合、下の３２ビットに置く。倍精度浮動小数の場合は６４ビット全てを使う。
というルールです。
整数、浮動小数点数レジスタ内での転送には、以下の「疑似」命令をつかいます。
-
- 整数レジスタは mv
- 浮動小数点数レジスタは fmv.s または fmv.d
RISC-Vらしいところですが、mvもfmvも実はそんな命令は存在せず、他の命令をうまく使ってmv(MOVE)相当の仕事をやらせています。それで疑似命令。
前回は説明もせずに使ってしまいましたが、整数と浮動小数点数レジスタ間の転送には、ちゃんと命令が用意されています。オペコードにケチケチしているRISC-Vにしたら大盤ぶるまいの４命令も。
-
- fmv.w.x 整数レジスタから単精度浮動小数点数レジスタへ
- fmv.d.x 整数レジスタから倍精度浮動小数点数レジスタヘ
- fmv.x.w 単精度浮動小数点数レジスタから整数レジスタへ
- fmv.x.d 倍精度浮動小数点数レジスタから整数レジスタヘ
上記は、何も変換を加えない単純転送ですが、整数表現と浮動小数点表現の間の変換命令もあります。また当然、メモリとの間のロード、ストアもありです。それらはおいおいにやってみたいと思います。
前回記事を補足説明するだけで疲れました。次回はちゃんとアセンブラ命令を動かしますです。