
別シリーズ記事でマルチバイブレータをLTspiceしていて「初期値与えてやらない」とうまく発振開始しない件に遭遇しました。今度はYou Tube番組でオペアンプを発振させないためのテクをお教えくださっているものに遭遇。「発振させたくないのに発振しちまう」ところをむやみとやってみたくなりました。天邪鬼ね。 “SPICEの小瓶(14) 異常発振させテ~。わざわざ使っちゃイケない領域を使ってみる。” の続きを読む
デバイス作る人>>デバイス使う人>>デバイスおたく
別シリーズ記事でマルチバイブレータをLTspiceしていて「初期値与えてやらない」とうまく発振開始しない件に遭遇しました。今度はYou Tube番組でオペアンプを発振させないためのテクをお教えくださっているものに遭遇。「発振させたくないのに発振しちまう」ところをむやみとやってみたくなりました。天邪鬼ね。 “SPICEの小瓶(14) 異常発振させテ~。わざわざ使っちゃイケない領域を使ってみる。” の続きを読む
「アナデバ社(ADI社)のWeb記事『StudentZone』を初回からすべて読む」の2022年6月号の実習初回です。例によって初回はLTspiceでお茶を濁すの回です。6月のテーマはアクティブ整流器です。Pch MOSFET ZVP2110AのゲートをオペアンプAD8541で開け閉めして整流するもの。
“お手軽ツールで今更学ぶアナログ(128) MOSFETとOPAMPでアクティブ整流器” の続きを読む
「アナデバ社(ADI社)のWeb記事『StudentZone』を初回からすべて読む」の2022年4月号の実習2回目。前回は熱収縮チューブで赤外線LEDとフォトトランジスタつなげた「なんちゃってフォトカプラ」実験。今回は定番のフォトカプラPC817使います。といって今回はLTspiceのシミュレーションでお茶を濁すの回。
前回、仮にも32ビットのALUを「でっち上げ」たので、次はALUの対面となるレジスタファイルです。「でっち上げる」にせよ32ビット。最低でも2R1W型のマルチポートで32本にするしかないんでないの。泥縄式に作っているので、今回は雰囲気だけ、同時に2個の32ビット値を呼び出せて、1個の32ビット値を書き込めるっと。 “帰らざるMOS回路(34) 2R1Wのレジスタファイル(仮)でっち上げ、Verilog” の続きを読む
前回「三上先生ツール」のおかげでSDRのAM受信機の動作は復調までバッチリ、と思ったらいつもの早合点でした。そのままDAしたらスピーカがならせると思うなよ、という感じです。CICフィルタのせいで減衰している高域を持ち上げ、信号に載っている直流成分を除去し、受信強度による音量の変動をAGCすることが必要だと。先は長い。 “手習ひデジタル信号処理(56) SDR、AM復調できてもまだやることがあったデス” の続きを読む
「アナデバ社(ADI社)のWeb記事『StudentZone』を初回からすべて読む」は2022年2月号の停滞を踏み越えて2022年3月号に進むことにいたしました。前回までのA/Dコンバータには後ろ髪をひかれる(スケスケですが)のですが、またそのうちのリベンジ?今回は新テーマ「D/A」です。これまた長引きそうな。
“お手軽ツールで今更学ぶアナログ(119) D/Aコンバータの実習、最初はR2Rラダーよ。” の続きを読む
前回、1ビット分のALUをVerilog化してみたので、今回はそれを32個ならべて32ビット化してみます。まあね、芸のないリップルキャリーなので接続は超簡単、並べるだけ(遅いけれども。)論理演算でも算術演算(加算と減算だけれども)でもどんとこいっと。でもまだレジスタとか必要なものは何も繋がってないっす。
アナデバ社(ADI社)のWeb記事『StudentZone』を初回からすべて読む」の2022年2月号の実習はとうとう6回目です。テーマがADCと大物なのでなかなか終わりませぬ。今回は前回に続きSAR ADCと思っていたら実験に使うブツに、ちょっと問題が。そこで「追加の実習」、デュアルスロープADCに入らせていただきます。
前回はゲートレベルシミュレータ上で1bit分のALU(Arithmetic Logic Unit)を試作。全ての論理演算と加算(減算は2の補数)を行えるような「セル」です。算術演算時にはリップルキャリーなので実際に作ったら「遅い」ですが、とりあえず速度は考えないっと。今回は前回の回路をVerilogで書き直してみます。
前回はVerilogで無理やりMOSトランジスタ・アレイCD4007をモデリングしてしまいました。MOSFETレベルでも「やれそうな」雰囲気が出てきたので、今回は1bit分のALU(Arithmetic Logic Unit)を試作。分かり易さ優先、正論理のみの「ゲートレベル原理回路」の動作確認をしてみたいと思います。
前回はモジュールをパラメータ化して再利用しやすくしてみました。今回は、シミュレーション結果をテキストファイルに落として機械的な照合や回帰テストをしやすくしたいと思います。作成した回路を最初観察するときは波形ビューワー使っても、シミュレーションは何度も行うものなので結果確認は自動化しておかないと後が大変。 “帰らざるMOS回路(29) Icarus Verilog、検証用テキストファイル出力” の続きを読む