帰らざるMOS回路(53) CMOD S7用、8ビット・シリアル・パラレル変換器

SIMresults
Joseph Halfmoon

別シリーズでGoogleの生成AI、Gemini様にVerilogコードなど書いていただいております。Verilog素人の年寄が捻りだすよりお楽に感じます。そこで今回からしばらく、まずGemini様にお願いして、それを年寄がCMOD-S7ボード用に実装する、という段取りで練習したいと思います。今回はシリパラ変換ね。

“帰らざるMOS回路(53) CMOD S7用、8ビット・シリアル・パラレル変換器” の続きを読む

AIの片隅で(29) Googleの生成AI、Geminiにトランジスタを変更してもらう

2N3904
Joseph Halfmoon

前回はGoogleの生成AI、Gemini様にありがちな「エミッタ接地増幅回路」を設計?してもらいました。シミュレーション上要調整ではあるものの動きそうな回路っす。今回は前回の結果を「踏まえて」使用トランジスタを変更してもらいます。どちらも定番デス。2SC1815から2N3904へ。Gemini様はどうさばくの?

“AIの片隅で(29) Googleの生成AI、Geminiにトランジスタを変更してもらう” の続きを読む

AIの片隅で(28) Googleの生成AI、Gemini、エミッタ接地増幅回路を設計して

2SC1815_AI0_u
Joseph Halfmoon

前回前々回とGoogleの生成AI、Gemini様にLogic回路をVerilogでコーディングしてもらいました。イケてます。余勢を駆って?今回はアナログ回路を設計してもらおうと思います。ありがちな「エミッタ接地増幅回路」ね。お願いしたら「設計」してくれたのだけれど回路図なしに受動部品を番号で呼ばれても辛いよな。。。
“AIの片隅で(28) Googleの生成AI、Gemini、エミッタ接地増幅回路を設計して” の続きを読む

AIの片隅で(26) Googleの生成AI、Geminiにバイナリカウンタを作ってもらう

counter4_sim_results
Joseph Halfmoon

生成AIしてますか?バリバリ使ってらっしゃるじゃないかと思います。頭の固い年寄はサッパリです。でもまあ生成AIのプロンプトにはたまにお世話になっております。便利。噂ではPythonなどのコードなど一撃で書いてくれるみたい。メジャーな言語はね。マイナーなのはどうだろう?例えばVerilogということで今回やってみました。

“AIの片隅で(26) Googleの生成AI、Geminiにバイナリカウンタを作ってもらう” の続きを読む

ブロックを積みながら(146) Scilab/Xcos、イベントのハンドリングその2

event2flow
Joseph Halfmoon

Event handling paletteの練習2回目です。前回は、エッジ検出、遅延に分周と「ハードテイスト」なイベント処理を練習しましたが、今回は、論理演算にIF~THEN~ELSE的な「ソフトテイスト」なものどもです。イベント処理だけでフローを描くと縦に長くなるのでイベントでもGOTOしてます。あったのね。

“ブロックを積みながら(146) Scilab/Xcos、イベントのハンドリングその2” の続きを読む

帰らざるMOS回路(51) CMOD S7用にBCDデコーダ、シミュレーション編

SIMresults
Joseph Halfmoon

FPGAも素人ならVerilogも素人の老人です。適当な題材で回路を作製してシミュレーションしてCMOD S7上で動かしてみることをせねば折角のCMOD S7を使えるようになる気がしません。そんなとき別件シリーズでBCDデコーダ74HC42をいじりました。素人老人にはこのくらいのロジックから始めるのがいいんでないかい?

“帰らざるMOS回路(51) CMOD S7用にBCDデコーダ、シミュレーション編” の続きを読む

ブロックを積みながら(145) Scilab/Xcos、イベントのハンドリングその1

evnet1Flow
Joseph Halfmoon

いつものフローは左から右に横方向に信号が流れる形です。しかし今回は上から下が練習の「主方向」です。そして配線の色も赤。「イベント」とよばれる「データ信号」を制御するための信号を取り扱うためのブロックどもを練習してみます。これまでもCLOCKにはお世話になっていたのだけれども、エッジ検出、遅延に分周、いろいろあるのよ。
“ブロックを積みながら(145) Scilab/Xcos、イベントのハンドリングその1” の続きを読む

定番回路のたしなみ(46) BJT(NPN)、エミッタ接地増幅回路とスイッチング回路

BJT_2N3904_Schematic
Joseph Halfmoon

思い出したようにBJT(バイポーラ・トランジスタ)の回路を時々触るのは、0と1だけで誤魔化してきたMOSロジック出身者の見果てぬ夢かもしれませぬ。そのせいかバイポーラの回路を触るときは「リニア」なアナログ回路指向。出来ないクセにやりたがるのね。そういえばバイポーラでもスイッチング回路もあったでないの。やらんの?

“定番回路のたしなみ(46) BJT(NPN)、エミッタ接地増幅回路とスイッチング回路” の続きを読む

SPICEの小瓶(40) LTspiceのテキスト形式入出力、コマケー話なんだが

ExportDataAsText
Joseph Halfmoon

LTspiceの結果を他のソフトに「輸出」して別角度からそっと味わいたい、とか他のソフトの結果や測定結果を「輸入」したいとか考えておる忘却力の老人です。以前ちょっとやってみた朧げな記憶があり。しかしながら具体手順、完全に忘れてます。そこで今回こそは調べたことを書き残して置こうと。。。また直ぐ忘れるのだけれども。

“SPICEの小瓶(40) LTspiceのテキスト形式入出力、コマケー話なんだが” の続きを読む

お手軽ツールで今更学ぶアナログ(180) インダクタンスの自己共振周波数

SimulationResults
Joseph Halfmoon

アナデバ社(ADI社)のWeb記事『StudentZone』、学生でもないのに勝手にフォロー、実験などしてまいりました。最近変調あり。以前は1か月にほぼ1度英文記事が公開され、約1か月後くらいに日本語版が公開というペース。しかし英文版は2023年12月号で更新停止。日本語版は11月号までです。何かあったのか?心配っす。

“お手軽ツールで今更学ぶアナログ(180) インダクタンスの自己共振周波数” の続きを読む

ブロックを積みながら(139) Scilab/Xcosの信号源。シンプルで自立した奴ら

sources1_diagram
Joseph Halfmoon

前回はXcosの配線、クセが強いのうなどと文句を垂れながらも配線練習しました。今回は信号源を練習してみます。Xcosの信号源は多数あり、まずは「シンプルで自立した」信号源の皆さまデス。逆に言えば外の様子に忖度することなく、勝手に連続した信号を垂れ流しつづけるだけの皆さま。我が道を行きます。 “ブロックを積みながら(139) Scilab/Xcosの信号源。シンプルで自立した奴ら” の続きを読む

手習ひデジタル信号処理(114) Scilab、自前ASK変調関数でBPSK変調?

ask_bpsk
Joseph Halfmoon

元より信号処理も無線も素人なので常識がありませぬ。今回、あるご本を読んでいて、ASK変調で100%変調を超えた過変調200%とすると、なんとBPSK変調となることに気づきました。ASK変調自前関数とは別にBPSK変調関数を作った私の努力は水の泡?でもま、気づいたからには「手習ひ」してみるのであります。いつもの泥縄。 “手習ひデジタル信号処理(114) Scilab、自前ASK変調関数でBPSK変調?” の続きを読む

SPICEの小瓶(39) waveGen.py スクリプトの改定。バグFIX+PWM信号対応

PWMwave
Joseph Halfmoon

前回、ハーフブリッジ回路もどきを駆動するシミュレーションを行うためにPWM波形を使用したいと思いました。ハーフブリッジなのでノンオーバラップ期間のある2相ね。ところが電圧源でPULSE波形を指定するのに数値指定に難渋しました。忘却力の頭では暗算できんと。そこで1年数か月ぶりに波形生成スクリプトに手を入れることに。
“SPICEの小瓶(39) waveGen.py スクリプトの改定。バグFIX+PWM信号対応” の続きを読む

帰らざるMOS回路(44) Digilent CMOD S7導入、Vivadoのシミュレータ

simResult
Joseph Halfmoon

前回Digilent社の小型FPGAボードCMOD S7を導入。「本流FPGA」Xilinx(AMD)登載であります。開発環境はVivadoのML版です。前回はボードを取り出して「とりあえず」LEDを点滅させる回路をFPGAに書き込み動作を確認。今回はVivadoのVerilogシミュレータを使用してみます。 “帰らざるMOS回路(44) Digilent CMOD S7導入、Vivadoのシミュレータ” の続きを読む