デバイス作る人>>デバイス使う人>>デバイスおたく
前回はLogisimのライブラリから符号無整数の比較器「組み合わせ回路」をVerilogしてみました。今回はバイナリカウンタ「順序回路」をVerilogしてみます。端から部品を練習すれば、そのうち色々できるだろ～という勝手な思い込みです。記述のお作法もいろいろあるのだけれど、今のところ成り行き。徐々に修正する予定。
“帰らざるMOS回路(25)今時ゲートレベルでもあるまいに。カウンタをVerilogしてみる” の続きを読む
今回は、前々回調べたビットフィールドMOV命令の実習です。最初から躓きました。BFM命令の別名（エイリアス）のBFC命令、アセンブラに拒否られました。実体命令であるBFMは存在しているんですがね。そのくせディスアセンブラは頼みもしないのにBFM命令をBFC命令にディスアセンブルしてくれます。いろいろあるのね、きっと。
“ぐだぐだ低レベルプログラミング(74) ARM64(AArch64)、BFM命令、別名不在” の続きを読む
別シリーズでArmの64bitのアセンブリ言語命令を練習中。これにAndroidスマホ使ってました。でも最近スマホの電池の減りが速くて練習しずらいです（You tubeのせい。）そこで32ビットOSで引っ張っているRaspberry Pi 4を64ビットOSに移行しようと決断。簡単ではあるけれどいろいろあるんだ。
“やっつけな日常(28) Raspberry Pi OS、32bit版から64bit版へ移行” の続きを読む
今回は、処理の手順としては前々回の復習です。「対称行列を直交行列つかって対角化する」ってやつです。でも前回トートツにマクローリン展開などしていたので、既に前々回の手順は忘却の彼方へ。困ったもんだ。それにしても２次形式とかその標準形とか楕円とか、これまたトートツ感あるんですが。
“忘却の微分方程式(54) 反復練習17、２次形式の標準形への変換、Maxima” の続きを読む
今回はFFT使ったFIRフィルタです。以前に「普通に時間領域」でFIRフィルタしていたもの。今回は、入力信号もフィルタ係数もFFTをかけて周波数領域で乗算してから、逆FFTで時間領域の信号に戻すのだ、と。無限の長さの入出力信号を小分けにするためには重複保持法使うんだとか。しかしオンラインコンパイラの件気になるのデス。
“手習ひデジタル信号処理(46) FFTによるFIRフィルタ、外からみたら結果は同じ” の続きを読む
R言語所蔵のサンプルデータセットをABC順（大文字先）で端から眺めております。今回のデータセットairmiles、デジャヴか、いよいよ妄想でたか、と思ったら以前に似たものやってました。以前のは「人数」で「月次データ」、今回のものは「RPM」値で「年次データ」であります。いずれも６０年以上前の航空業界のデータです。
“データのお砂場(40) R言語、airmiles、米国の航空会社の旅客マイルとな、昔の” の続きを読む
前回、入力信号が３V振幅ならば、綺麗に線形な結果が得られる筈のXYグラフが折れ曲がっておりました。何故に？そこでちょっと実機回路を勝手改変して「線形な結果」が得られるようにしてみました。得られたのは良いけれども、なぜSPICEの結果と実機の結果がこうも違うのか？SPICEあるある？SPICEの闇？違うか。
“お手軽ツールで今更学ぶアナログ(105) ディスクリート・トランジスタでアンプ出力段その３” の続きを読む
<これまでのあらすじ＞
サイコーエジソン株式会社の詠人舞衣子（よんびとまいこ）です。訳あって4ビットAIを内蔵しています。心理学科卒文系女子ながら先端技術製品のICを販売する米国現地法人のSS-Systemsへ赴任していましたが、夫の倫太郎さんがソミーヨーロッパへ転職する事になり、私もサイコーエジソンの現地法人Edison Semiconductor GmbHがあるドイツのミュンヘンへ異動しました。IT環境は、インターネット、電子メール、Windows95と新時代を迎える中、ヨーロッパでは携帯電話の普及というビジネスの波が起こっていました。我々の半導体製品もその波に乗って大忙しです。
“連載小説 第93回 4ビットAI内蔵 “詠人舞衣子” の思い出” の続きを読む
「アナデバ社(ADI社）のWeb記事『StudentZone』を初回からすべて読む」の２０２１年１１月号の２回目です。前回はLTspiceで動作観察だったので、今回はブレッドボード上に回路を組み立てて「お手軽ツール」で動かしてみます。まあまあ期待通りに動いた、と思ったらそうでもなかったりして。なぜ？？
“お手軽ツールで今更学ぶアナログ(104) ディスクリート・トランジスタでアンプ出力段その２” の続きを読む
Rust言語の勉強の前回は「所有権」というRust独特の仕組みに触ってみました。今回は「所有権」に再び足をすくわれ（復習）つつ、構造体に触手？を伸ばしてみたいと思います。やっぱりというか、当然というかRustの構造体もクセが強いです。だいたいね、トレイトとか他の言語ではない用語/概念多すぎ。カッコイイんだけれども。
“やっつけな日常(27) Rustに入ればRustに従え、それにしても#deriveて何よ” の続きを読む
今回は rangeノードです。シンプル機能のノードです。ある範囲内の数値を別な範囲に変換するだけです。変換といっても入力範囲の最大を出力範囲の最大、入力範囲の最小を出力範囲の最小にマップするだけの「線形」な変換のみです。難しい変換はできません。範囲外だったらサチらせるとか、ラップさせるとかできるので、ま、十分か。
“ブロックを積みながら(76) Node-RED、rangeノードで数値範囲を変換” の続きを読む
前回は動的なWebページの最初ということでSSIでした。SSI利用時にもCGIハンドラにあたるべきものは動いていたのですが断片的でした。今回はWebページ全体を動的に生成できるように、「うさちゃん」式のCGIハンドラ記述のお作法を学んでいきたいと思います。マニュアル読んでサンプル読んでようやく少しわかった？知らんけど。
“うさちゃんと一緒(14) 動的なWebページその２、CGIハンドラ記述のRabbit式お作法” の続きを読む
今回はI2Cバスに接続可能なADコンバータです。実験はMicrochip社のMCP3421（最大18bit解像度)です。兄弟チップのMCP3425（最大16bit解像度)もあり、ピンコンパチかつソフトコンパチです。I2Cバスに接続できるのでRaspberry PiのようにADCを持たない機種にも簡単に追加できます。
“部品屋根性(74) MCP3421、18bit ΔΣADCをRaspberry Piに接続” の続きを読む
前回は、論理圧縮ツール Espresso を使うことができる LogicFriday を試してみました。今回は再びLogicsimへ戻ります。しかし後々のこと（なんだそれ）を考えるとライブラリがVerilogでも書けた方が安心。ということでVerilog化始めました。まずは組み合わせ回路、コンパレータから。 “帰らざるMOS回路(24)今時ゲートレベルでもあるまいに。ライブラリをVerilogしてみる” の続きを読む