前回はGoogleの生成AI、Gemini様にありがちな「エミッタ接地増幅回路」を設計？してもらいました。シミュレーション上要調整ではあるものの動きそうな回路っす。今回は前回の結果を「踏まえて」使用トランジスタを変更してもらいます。どちらも定番デス。2SC1815から2N3904へ。Gemini様はどうさばくの？
AIの片隅で(29) Googleの生成AI、Geminiにトランジスタを変更してもらう
AIの片隅で(28) Googleの生成AI、Gemini、エミッタ接地増幅回路を設計して
前回、前々回とGoogleの生成AI、Gemini様にLogic回路をVerilogでコーディングしてもらいました。イケてます。余勢を駆って？今回はアナログ回路を設計してもらおうと思います。ありがちな「エミッタ接地増幅回路」ね。お願いしたら「設計」してくれたのだけれど回路図なしに受動部品を番号で呼ばれても辛いよな。。。
“AIの片隅で(28) Googleの生成AI、Gemini、エミッタ接地増幅回路を設計して” の続きを読む
AIの片隅で(27) Googleの生成AI、GeminiにBCDデコーダを設計してもらう
生成AIしてますか？頭の固い年寄はサッパリなので練習中です。今回はGoogle GeminiにBCDデコーダを設計してもらいました。標準ロジック 74HC42 相当の動作をする回路を想定。前回のバイナリカウンタは生成されたVerilogソースそのままでシミュレーションOKでしたが、今回は多少変更が必要でした。
“AIの片隅で(27) Googleの生成AI、GeminiにBCDデコーダを設計してもらう” の続きを読む
帰らざるMOS回路(52) CMOD S7用にBCDデコーダ、実機動作編
AlteraはIntelから分離して、再び独立会社になったみたいだけれどもXilinxはどうなんだろ～。知らんけど。さて、前回はBCDデコーダをシミュレーションしたところで「気力が尽きて」しまいました。今回は、VerilogソースをFPGAに実装して動作確認をしたいと思います。シミュレーションと同じ結果になるよね。。。
帰らざるMOS回路(51) CMOD S7用にBCDデコーダ、シミュレーション編
FPGAも素人ならVerilogも素人の老人です。適当な題材で回路を作製してシミュレーションしてCMOD S7上で動かしてみることをせねば折角のCMOD S7を使えるようになる気がしません。そんなとき別件シリーズでBCDデコーダ74HC42をいじりました。素人老人にはこのくらいのロジックから始めるのがいいんでないかい？
定番回路のたしなみ(48) BJT(NPN)、ダーリントン接続の威力を味わってみる
前回、NPNのBJT、2N3904でエミッタ接地増幅回路とスイッチング回路を嗜んでみました。それで目の前にBJTが２個ブレッドボードに刺さったままになってます。これを見て、そういえばダーリントン接続やってなかったじゃないかと思い至りました。小さな電流で大きな電流を制御するときの定番中の定番。ちょい変で嗜んでみます。
“定番回路のたしなみ(48) BJT(NPN)、ダーリントン接続の威力を味わってみる” の続きを読む
帰らざるMOS回路(50) CMOD S7にSN74LVCH16T245を接続
Digilentの小型FPGAボードCMOD S7のチュートリアルも一通りやってみたので、FPGAの外に接続するデバイスを用意しようと思い立ちました。このボードは3.3VのIO電源で、LVCMOSでインタフェースをとるようになっています。一方DIP形状のピン側には5V電源端子のみ。3.3VはPMODコネクタのみ接続。
定番回路のたしなみ(47) BJT(NPN)、エミッタ接地増幅回路とスイッチング回路、現物
前回はごたくを並べながらアナデバ様のLTspiceシミュレーションだけでお茶を濁してしまったBJTのエミッタ接地増幅回路とスイッチング回路です。「現物は次回か」と書いてしまったので、今回は現物の動作確認。まあシミュレーション通りだけれども。忘却力の年寄、お約束のやらかしはあり。電源つながねば回路は動かねべさ。 “定番回路のたしなみ(47) BJT(NPN)、エミッタ接地増幅回路とスイッチング回路、現物” の続きを読む
レトロな(16) 8085にソフトDMAC初期化のSRAM接続、動いてるみたいね
前回、MicroPython制御の「ソフトウエアDMAC」によるSRAMの読み書きが不審な原因が判明、暫定対策したところ安定して読み書きできるようになりました。そこで一気に進捗を取り戻すべく、真のホスト8085をSRAMモジュールに接続してみました。ソフトウエアDMACでメモリ初期化したらそれらしく動いているみたい。 “レトロな(16) 8085にソフトDMAC初期化のSRAM接続、動いてるみたいね” の続きを読む
レトロな(15) ソフトDMACがダメダメな理由はアドレスバス上位側のせい
第１０回作成の「手動プログラム」主記憶では大したことができないので、ホスト8085にSRAMを接続しようとしています。別件シリーズでMicroPython制御のDMACモドキを作製、SRAMに読み書きできるようにしてみたのですが、その挙動が不審。ソフトウエアでぐちゅぐちゅやってないでロジアナあてたら原因判明。やっぱり？ “レトロな(15) ソフトDMACがダメダメな理由はアドレスバス上位側のせい” の続きを読む
定番回路のたしなみ(46) BJT(NPN)、エミッタ接地増幅回路とスイッチング回路
思い出したようにBJT（バイポーラ・トランジスタ）の回路を時々触るのは、０と１だけで誤魔化してきたMOSロジック出身者の見果てぬ夢かもしれませぬ。そのせいかバイポーラの回路を触るときは「リニア」なアナログ回路指向。出来ないクセにやりたがるのね。そういえばバイポーラでもスイッチング回路もあったでないの。やらんの？
MicroPython的午睡(142)M5Stack、SoftI2Cで無理やりSRAM初期化
前回、MicroPython制御のDMAコントローラもどきにSRAMモジュールを接続。一応、読み書き出来ているのですが、非常に不安定。その嫌疑はIOExpanderを接続しているI2Cバスにかかりました。I2C操作が失敗していることが多いみたいです。まずは信号品質のチェック？そして無理やりSRAMの初期化ができるところまで。 “MicroPython的午睡(142)M5Stack、SoftI2Cで無理やりSRAM初期化” の続きを読む
MicroPython的午睡(141)M5Stack、SRAMモジュール読み書き、ダメダメよ
前回、MicroPythonのソフト制御のDMAコントローラ一丁あがりとぬか喜び。早速制御対象のSRAMモジュールを組立。8085風味の８ビット・マルチプレクス・バス接続です。ジャンパ配線多過ぎ。MicroPython制御でメモリに読み書きは出来るみたいなんだけれども信頼性ダメダメ。嫌疑はI2Cバスに。。。
MicroPython的午睡(140)M5Stack、ソフト制御でバスサイクル生成
前回は古いハードを掘り起こし、M5StackのI2Cバス(3.3V）の先に5Vの外部電源動作のIOExpander MCP23017を２個接続OKなことまで確認しました。今回はMCP23017を制御して古代の８ビット8085風味のバスサイクルを作り出してみます。MicroPython制御のDMAコントローラ一丁あがり？ “MicroPython的午睡(140)M5Stack、ソフト制御でバスサイクル生成” の続きを読む