
Googleの生成AI、Gemini様には過去回でVerilog使った論理設計や、エミッタ接地増幅回路など、好き勝手なお題に回答していただいとります。立派な回答いただけてます。デジタルでもアナログでも任せておけってか? 今回はまたGemini様に茫漠とした問いかけをしてしまいました。「ローパスフィルタを設計して」と。
デバイス作る人>>デバイス使う人>>デバイスおたく
Googleの生成AI、Gemini様には過去回でVerilog使った論理設計や、エミッタ接地増幅回路など、好き勝手なお題に回答していただいとります。立派な回答いただけてます。デジタルでもアナログでも任せておけってか? 今回はまたGemini様に茫漠とした問いかけをしてしまいました。「ローパスフィルタを設計して」と。
前回はGoogleの生成AI、Gemini様にありがちな「エミッタ接地増幅回路」を設計?してもらいました。シミュレーション上要調整ではあるものの動きそうな回路っす。今回は前回の結果を「踏まえて」使用トランジスタを変更してもらいます。どちらも定番デス。2SC1815から2N3904へ。Gemini様はどうさばくの?
過去3回、ScilabのFIRフィルタ設計関数3種について同条件(33次、ローパス、正規化カットオフ周波数0.2Hz)でフィルタ係数を求めてきました。今回は第4の設計関数 eqfir を使用してみます。eqfirは「ミニマックス近似」ということなので、インパルス応答を近似した多項式の一番良さげなやつで求めたってこと?
“手習ひデジタル信号処理(122) Scilab、eqfirでFIRフィルタを設計” の続きを読む
前回、前々回とGoogleの生成AI、Gemini様にLogic回路をVerilogでコーディングしてもらいました。イケてます。余勢を駆って?今回はアナログ回路を設計してもらおうと思います。ありがちな「エミッタ接地増幅回路」ね。お願いしたら「設計」してくれたのだけれど回路図なしに受動部品を番号で呼ばれても辛いよな。。。
“AIの片隅で(28) Googleの生成AI、Gemini、エミッタ接地増幅回路を設計して” の続きを読む
SIMDの「整数変換系」まだあると思ったらFRINT32X一族はARMv8.0には存在せず。ラッキー?前回で整数変換系の練習は終わりであります。そこで次の単元?に入ったですが、今度はSIMDのMUL系、まだ練習してないことに気づきました。もっとムツカシー奴らは練習していたのにシンプルなMULやってなかったのね。。。
生成AIしてますか?頭の固い年寄はサッパリなので練習中です。今回はGoogle GeminiにBCDデコーダを設計してもらいました。標準ロジック 74HC42 相当の動作をする回路を想定。前回のバイナリカウンタは生成されたVerilogソースそのままでシミュレーションOKでしたが、今回は多少変更が必要でした。
“AIの片隅で(27) Googleの生成AI、GeminiにBCDデコーダを設計してもらう” の続きを読む
前回から2階の線形微分方程式に入りました。ode2の切れ味は2階になっても変わらず。折角、教科書が有用な定理を教えてくれ、それにそって解けるように例題も準備されているというのに、当方、ode2にひたすら頼ってます。他力本願。違うか? 今回も「定数係数2階同次線形微分方程式」を解くための定理をお教えいただいているのに。 “忘却の微分方程式(138) 反復練習101、2階同次線形微分方程式の一般解、Maxima” の続きを読む
AlteraはIntelから分離して、再び独立会社になったみたいだけれどもXilinxはどうなんだろ~。知らんけど。さて、前回はBCDデコーダをシミュレーションしたところで「気力が尽きて」しまいました。今回は、VerilogソースをFPGAに実装して動作確認をしたいと思います。シミュレーションと同じ結果になるよね。。。
Event handling paletteの練習2回目です。前回は、エッジ検出、遅延に分周と「ハードテイスト」なイベント処理を練習しましたが、今回は、論理演算にIF~THEN~ELSE的な「ソフトテイスト」なものどもです。イベント処理だけでフローを描くと縦に長くなるのでイベントでもGOTOしてます。あったのね。