
前回RTLSDR発のIQデータをPythonプログラムからScilabへ輸入。Scilab上でPythonプログラムと同じ処理行い音声データとして再生しました。今回からは逆方向、音声データで変調してRTLSDRから輸入したデータと同等の信号の生成を試みます。まずはScilab上での音声データの処理関数のお勉強から。
“手習ひデジタル信号処理(96) Scilab、音声データ入出力のための関数類まとめ” の続きを読む
デバイス作る人>>デバイス使う人>>デバイスおたく
前回RTLSDR発のIQデータをPythonプログラムからScilabへ輸入。Scilab上でPythonプログラムと同じ処理行い音声データとして再生しました。今回からは逆方向、音声データで変調してRTLSDRから輸入したデータと同等の信号の生成を試みます。まずはScilab上での音声データの処理関数のお勉強から。
“手習ひデジタル信号処理(96) Scilab、音声データ入出力のための関数類まとめ” の続きを読む
前回はmpy-crossツールでmpyファイル化したスクリプトを、ストレージに置いて使ってみました。今回は外部のリポジトリからモジュールをダウンロード&インストールしてみる1回目デス。MicroPythonにもモジュール管理ツールあり、ということで mip 試してみたんですけど手元のESP32版では試行錯誤中、トホホ。
前回は小規模なデジタル・ロジックを構築できるCLC機能でした。今回はアナログです、といっても軽いアナログ。ゼロ(グランド)通過を検出するゼロクロス検出機能です。マイコンでは時々必要になるんじゃないかと思います。それこそ商用電源をゼロクロスすれば、50Hz(あるいは60Hz)のタイミングが取り出せるっと。 “PIC三昧(7) Zero-Cross Detection(ZCD)、PIC16F18855” の続きを読む
ここ3回ほどnode-red-contrib-web-worldmapを使用中です。今回はworldmapの「落穂拾い」くらいのつもりでいたらいけません。convex-hullノードは「予定通り」の動き、しかしtracksノードはあきまへん。使い方分からんの~。まあ、分かったところまででお茶を濁すの回であります。
インタプリタ処理系のMicroPythonとコンパイラのTinyGoを比べるのもどうかと思うのですが。MicroPythonは「フルセットのPythonのライブラリのサブセット」を実装、一方TinyGoは「フルセットのGoのライブラリの一部」を使用可能というスタンスみたいっす。今回は乱雑な順に乱雑な値を入れても出すときは順番にならんでいるヒープ構造をTinyGoで使ってみます。 “GoにいればGoに従え(27) container/heapをTinyGoで使ってみる” の続きを読む
RTLSDRのデータをPythonにて取得し音声再生、無線データはScilabへも輸出。ScilabにてPythonと同処理を行おうとしてコケました。どこが悪いのか追及するために前回Pythonの途中経過データをゴッソリ出力。今回はScilab処理結果と逐一比較しながらデバッグ。まあ、音は出るようになったんだけれども。
“手習ひデジタル信号処理(95) Scilab、Tokyo FMの再生、1秒ちょっと” の続きを読む
前回はヒープ・メモリの使用状況をちょいと観察しました。上限が小さいRAM領域は貴重。ターゲット機のESP32DevKitCの場合、まだFlash領域の方が余裕があるのでなるべくFlashに「追い出したい」デス。そこで今回はMicroPythonの中間コードにクロスコンパイルしてくれるmpy-crossを使用してみます。
前回までベクトルロード/ストアは「1要素」のLD1/ST1命令使ってました。しかしA64の命令セットには1要素から4要素まで、ロードはLD1からLD4、ストアはST1からST4まであるのです。今回はLD3命令を使って「3要素」のときの動作を確認してみます。キーワードは de-interleaving とな。
“ぐだぐだ低レベルプログラミング(125)ARM64(AArach64)LD3、デインタリーブ” の続きを読む
前回は複数の外部入力端子を組み合わせて割り込みをかけることもできるIOC機能でした。今回は複数の外部入力端子を含む各種信号を使ってロジックを作り、結果を外部出力したり内部回路で使ったりできるCIC機能を使ってみます。FPGAとはいかないですが、ごく小さなPLDみたいな感じ。外付けロジックIC数個分くらいの規模感。
“PIC三昧(6) Configurable Logic Cell、PIC16F18855” の続きを読む