デバイス作る人>>デバイス使う人>>デバイスおたく
前回は、ダイレクト・サンプリングSDRの準備として、全然RFでない最後の音声出力部分、HT82V739使ったスピーカアンプ回路を組み立てて動作確認しました。今回はRFに向き合う高周波アンプとバンドパスフィルタを組み立てます。まあAMラジオが対象なので526.5kHzから1620kHzですが、ともかくRFフロントエンド。
“手習ひデジタル信号処理(48) 続SDRの準備、RFフロントエンド部組み立て、振幅特性” の続きを読む
前回は、LTspiceでシミュレーションしてみる（お茶を濁す）回でしたが、今回は実デバイスで実験です。前回手元に在庫が無かった「アンバッファ」タイプのCMOSインバータを入手したのであります。東芝製TC74HCU04APです。「普通の」74HC04同様の６回路入りインバータですが「シンプルな１段ゲート構成」なデバイス。
前回はバイナリカウンタでしたが、今回はROMです。ROMは複数の用途に使うことを想定。ROMに記録すべきビットパターンは外部の「ROMファイル」に書いておいて必要に応じてファイルを切り替えて「ロード」するようにしたいです。またそのファイルはゲートレベルのLogisimとVerilogHDLで共用できるのが望ましいです。
前回で工学社『「Armマイコン」プログラムで学ぶデジタル信号処理』を読み終わりました（読んでも直ぐに忘却力を発揮する年寄りです。）「その先」ということでＣＱ出版社『Armマイコンでつくるダイレクト・サンプリングSDR』を読み始めようという魂胆です。同じ三上先生の御本、そしてNucleo-F446ボードで実験できるもの。
「アナデバ社(ADI社）のWeb記事『StudentZone』を初回からすべて読む」の２０２１年１２月号はCMOSインバータを反転アンプにつかう件です。「その１」なのでLTspiceで雰囲気を味わう（お茶を濁す）回なのです。ま、実習やろうにも手頃な「アンバッファ」タイプのCMOSインバータが手元にない、と。
前回までのように、うさちゃんRabbit4000をイーサネット経由で動かしている分には、手足のGPIO端子などは気にする必要はありません。でもそろそろマイコンらしい仕事をさせたいです。勿論、http経由でですが。しかし、うさちゃんのIO端子について全く分かってないことが発覚。大慌てで調べましたです。
前回はLogisimのライブラリから符号無整数の比較器「組み合わせ回路」をVerilogしてみました。今回はバイナリカウンタ「順序回路」をVerilogしてみます。端から部品を練習すれば、そのうち色々できるだろ～という勝手な思い込みです。記述のお作法もいろいろあるのだけれど、今のところ成り行き。徐々に修正する予定。
前回、入力信号が３V振幅ならば、綺麗に線形な結果が得られる筈のXYグラフが折れ曲がっておりました。何故に？そこでちょっと実機回路を勝手改変して「線形な結果」が得られるようにしてみました。得られたのは良いけれども、なぜSPICEの結果と実機の結果がこうも違うのか？SPICEあるある？SPICEの闇？違うか。
“お手軽ツールで今更学ぶアナログ(105) ディスクリート・トランジスタでアンプ出力段その３” の続きを読む
「アナデバ社(ADI社）のWeb記事『StudentZone』を初回からすべて読む」の２０２１年１１月号の２回目です。前回はLTspiceで動作観察だったので、今回はブレッドボード上に回路を組み立てて「お手軽ツール」で動かしてみます。まあまあ期待通りに動いた、と思ったらそうでもなかったりして。なぜ？？
前回は、論理圧縮ツール Espresso を使うことができる LogicFriday を試してみました。今回は再びLogicsimへ戻ります。しかし後々のこと（なんだそれ）を考えるとライブラリがVerilogでも書けた方が安心。ということでVerilog化始めました。まずは組み合わせ回路、コンパレータから。 “帰らざるMOS回路(24)今時ゲートレベルでもあるまいに。ライブラリをVerilogしてみる” の続きを読む
「アナデバ社(ADI社）のWeb記事『StudentZone』を初回からすべて読む」の２０２１年１１月号はアンプの出力段です。電力を供給する部分。AB級と呼ばれる「プッシュプル・アンプのシンプルなやつ」を実習せよとのお題です。とりあえず今回は「いつもの通り」LTspiceで雰囲気を観察するだけの回、実習はまた来週。
前回、アナデバ様のWebツールを使ってアクティブ・フィルタ（手元の部品を指定したので精度的にレコメンドより落ちているケド）を「設計」しLTspiceでシミュレーションしてみました。今回は作成された回路をブレッドボード上に組み立てて特性を観察してみたの回です。何も分かっちゃいなくても回路は動くと。いいのかそんなことで。
前回、Verilogを使えるようにしたので、さらに歯止めが効かなくなりました。普通なら、Verilog書いて、シミュレーションしてOKなら、論理合成デス。でもま、今回商用ツール使っている分けでもなく、またゲートレベルなので合成は無理、と思っていたら、面白いツールがありました。LogicFridayとな。
